# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000109396 A

(43) Date of publication of application: 18 . 04 . 00

(51) Int. CI

C30B 29/06 H01L 21/20 H01L 21/322

(21) Application number: 11084916

(22) Date of filing: 26 . 03 . 99

(30) Priority:

07 . 08 . 98 JP 10224829

(71) Applicant:

NIPPON STEEL CORP NSC

**ELECTRON CORP** 

(72) Inventor:

HASEBE MASAMI NAKAI KATSUHIKO **IWASAKI TOSHIO OHASHI WATARU** IKARI ATSUSHI

# (54) SILICON SEMICONDUCTOR SUBSTRATE AND ITS PRODUCTION

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the occurrence defects as much as possible in an epitaxial layer and in the region near the interface of the epitaxial layer and a substrate wafer and to add excellent gettering characteristics, by using a silicon wafer containing a specified amt. of nitrogen as the substrate wafer and depositing a silicon single crystal layer by epitaxial method on the surface of the wafer.

SOLUTION: An amt. of nitrogen in the substrate wafer is specified to  $1.0\times1012$  to  $1.0\times1016$  atoms/cm3. The silicon wafer 1a satisfying the above condition is produced by Czochralski (CZ) method or magnetic field-applied CZ method by using fused silicon containing 1.0x1016 to 1.5x1019 atoms/cm3 nitrogen. By incorporating a specified amt. of nitrogen, the density of point defects during growing crystals and aggregation behavior of the crystals are changed to suppress production of minute defects or void defects in the epitaxial layer 3 and in the region 2, 1b near the interface. Further, proper crystal defects are produced in an IG layer 1d to

enhance the gettering ability.

COPYRIGHT: (C)2000,JPO



# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-109396 (P2000-109396A)

(43)公開日 平成12年4月18日(2000.4.18)

(51) Int.Cl.		<b>識別配号</b>	FI	デーマコート* (参考)
C30B	<b>2</b> 9/06	502	C30B 29	/06 A 5 0 2 H
H01L	21/20 21/322			/20 /322 Y
			套查請求	未請求 請求項の数12 OL (全 26 頁)
(21)出願番	<del></del>	<b>特顯平</b> 11-84916	(71)出顧人	000006655 新日本製鐵株式会社
(22)出願日		平成11年3月26日(1999.3.26)	(71) 出願人	
(31)優先権 (32)優先日 (33)優先権		特題平10-224829 平成10年8月7日(1998.8.7) 日本(JP)	(72) 発明者	ニッテツ電子株式会社 東京都中央区八丁堀三丁目11番12号 長谷部 政美 神奈川県川崎市中原区井田3-35-1 新
			(74)代理人	日本製鐵株式会社技術開発本部内 100072349 弁理士 八田 幹雄 (外3名)


最終頁に続く

# (54) [発明の名称] シリコン半導体基板及びその製造方法

#### (57)【要約】

【課題】 エビタキシャル層内及びエビタキシャル層とサブストレートウェハの界面付近の欠陥発生が極めて少なく、デバイス製造熱処理工程を経てもエビタキシャル層への結晶欠陥の発生を防止し、又、ウェハ内部折出物が十分あるためデバイスプロセス熱処理におけるゲッタリング能力に優れたシリコン半導体基板及びその製造方法を提供する。

【解決手段】 特定の窒素濃度や欠陥密度を含有するシリコンウェハをサブストレートウェハとし、 その表面 にエビタキシャル層を堆積してなるシリコン半導体基板 とすることにより、上記目的を達成できる。このシリコン半導体基板は、C Z 法により窒素濃度や結晶育成中の 温度履歴を制御して育成した単結晶をウェハ加工し、さ ちにエビタキシャル層を堆積成長することで製造できる。



# 【特許請求の範囲】

【請求項1】 窒素含有量が1.0×10<sup>11</sup> atoms/cm<sup>2</sup> 以上1.0×10<sup>16</sup> atoms/cm<sup>2</sup> 以下であるシリコンウェ ハをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特 徴とするシリコン半導体基板。

1

【請求項2】 酸素含有量が1.0×10<sup>17</sup> atoms/cm<sup>2</sup> 以上のシリコンウェハをサブストレートウェハとしその表面にエピタキシャル法によりシリコン単結晶層を堆積してなるシリコン半導体基板であって、少なくとも前記 10サブストレートウェハとエピタキシャル法により堆積したシリコン単結晶層の界面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が5×10<sup>4</sup> 個/cm<sup>3</sup> 以下であることを特徴とするシリコン半導体基板。

【請求項3】 酸素含有量が1.0×10<sup>17</sup> atoms/cm<sup>2</sup> 以上シリコンウェハをサブストレートウェハとしその表面にエピタキシャル法によりシリコン単結晶層を堆積してなるシリコン半導体基板であって、少なくとも前記サブストレートウェハとエピタキシャル法により堆積した 20シリコン単結晶層の界面から深さ1μmまでの領域において、直径換算で20nm以上の結晶欠陥の密度が5×10<sup>5</sup>個/cm<sup>3</sup>以下であることを特徴とするシリコン半導体基板。

【請求項4】 少なくとも前記サブストレートウェハとエピタキシャル法により堆積したシリコン単結晶層の界面から深さ  $1 \mu$ mまでの領域において、さらに直径換算で0.  $1 \mu$ m以上の結晶欠陥の密度が $5 \times 1$ 0. 個/cm,以下である請求項3記載のシリコン半導体基板。

【請求項5】 前記サブストレートウェハがさらに窒素 30 を1.  $0 \times 10^{13}$  atoms/cm³ 以上1.  $0 \times 10^{19}$  atoms/cm³ 以下含有してなる請求項2~4に記載のシリコン半 導体基板。

【請求項6】 前記サブストレートウェハの厚み中心に おいて、直径換算で20mm以上の結晶欠陥密度が1× 10°個/cm'以上である請求項1~5に記載のシリ コン半導体基板。

【請求項7】 1.0×10<sup>16</sup> atoms/cm 以上1.5×10<sup>18</sup> atoms/cm 以下の窒素を含有するシリコン融液を用いて育成したシリコン単結晶から得たシリコンウェハ 40をサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積させることを特徴とするシリコン半導体基板の製造方法。

【請求項8】 チョクラルスキー法又は磁場印加チョクラルスキー法により、凝固温度から800℃の結晶温度範囲を2.0℃/分以上の冷却速度で育成したシリコン単結晶から得たシリコンウェハをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法。

【請求項9】 チョクラルスキー法又は磁場印加チョクラルスキー法により800℃~400℃の結晶温度範囲を1.0℃/分以上の冷却速度で育成したシリコン単結晶から得たシリコンウェハをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法。

【請求項10】 チョクラルスキー法又は磁場印加チョクラルスキー法により育成したシリコン単結晶であって、結晶引上育成中のシリコン単結晶が凝固温度から800℃の結晶温度範囲を2.0℃/分以上の冷却速度で育成し、引き続き800℃~400℃の結晶温度範囲を1.0℃/分以上の冷却速度で育成したシリコン単結晶から得たシリコンウェハをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法。

【請求項11】  $1.0 \times 10^{16}$  atoms/cm 以上 $1.5 \times 10^{16}$  atoms/cm 以下の窒素を含有するシリコン融液を用いてシリコン単結晶を育成する請求項 $8 \sim 10$  に記載のシリコン半導体基板の製造方法。

【請求項12】 チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコンウェハを1000℃以上1300℃以下の温度で5分以上熱処理をしたものをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積する請求項7~11に記載のシリコン半導体基板の製造方法。

# 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明はエピタキシャルシリコン半導体基板の品質改善に関し、特に、エピタキシャル層およびエピタキシャル層とそのサブストレートウェハの界面付近の欠陥を除去し、エピタキシャル基板上に作成するデバイスの歩留りを向上させるエピタキシャル半導体基板及びその製造方法に関する。

#### [0002]

【従来の技術】近年のデバイス集積度の向上にともないシリコン半導体基板表面および表層付近に基板製造直後から存在する微小欠陥やデバイス製造過程で誘起される結晶欠陥がデバイス形成時のデバイスバターン不良を起こしたり、デバイスの動作不良を引き起こし、デバイスの製造歩留りを低下させることが知られている。このデバイス歩留り低下の原因としては、基板製造直後の基板表面に0.1 μm程度のビットとして検出されるCOP(Crystal Originated Pits)と呼ばれる欠陥が注目されている。これはシリコン半導体基板をアンモニアー過酸化水素の混合液で洗浄した際に、基板表面に生じる結晶欠陥を原因としたビットを指し、基板表面のパーティクルを計数する

検査装置によりこのビットが測定されるため、このように呼ばれる。COPとはこのような測定方法で検出される欠陥全般を総称するものであるが、通常のチョクラルスキー(CZ)法もしくは磁場を印加したCZ法により育成されたシリコン単結晶では、この欠陥の実体は結晶中の八面体様の空隙(以下、空孔欠陥と称す)と考えられており、これがデバイスのパターン不良や構造的な破壊を引き起こすと推定されている。また、COP以外にも酸素折出物、転位ループ、および積層欠陥等の各種結晶欠陥も基板表面近傍に形成させないシリコン半導体基をして、CZ法や磁場印加CZ法により育成したシリコン単結晶からスライス、鏡面研磨したウェハ上に、化学気相成長法等によりシリコン単結晶層をエピタキシャル成長させたエピタキシャルシリコン基板が注目され、使用されるようになってきている。

【0003】エピタキシャルシリコン基板は、上述した ようにシリコンウェハ上に酸素や欠陥をほとんど含まな いような単結晶層を新たに堆積する基板であるが、エビ タキシャル層堆積時にウェハの表面状態(COP等の空 孔欠陥や酸素析出物に起因するピットやヒルロックと呼 ばれる微小丘状の欠陥、さらには積層欠陥等の存在)に よりエピタキシャル層内に欠陥を発生させたり、デバイ ス製造過程においてウェハ表面近傍に存在する空孔欠陥 や酸素析出物に起因してエビタキシャル層内に欠陥を誘 起したり、ウェハ表面近傍の空孔欠陥や酸素不純物がエ ピタキシャル層内に拡散して新たな欠陥を形成する等の 問題が生じていた。このため、高品質なエピタキシャル シリコン基板を得るためには、エピタキシャル層を堆積 する元ウェハ自体の表面およびその近傍での無欠陥化技 術が重要であるが、ウェハ自体にはデバイスプロセス中 での各種汚染に対する耐性としてのゲッタリング能力も 要求されており、ウェハ中心部にはゲッタリング能力を 有する欠陥を適度に作り込むことも必要である。また、 単結晶育成からエビタキシャル層付与までの製造工程が 長く、品質管理も厳格に行うため、基板の製造コストが 増加する傾向にあるが、いかに高品質のエピタキシャル シリコン半導体基板を低コストで製造できるようにする かという点も重要な課題である。

【0004】そこで、エビタキシャル基板に用いられるシリコンウェハについて、表面近傍の欠陥低減技術やゲッタリング能力向上のためのウェハ内部の欠陥作り込み技術として、これまでにいくつかの提案がなされている。例えば、特開平5-283350号公報には、イントリンシックゲッタリング(IG)処理されたウェハに対してシリコン単結晶薄膜を気相成長前に水素を含む雰囲気内で熱処理を施すことにより、ウェハ基板からシリコン単結晶薄膜に生じる欠陥発生起点を消滅させ、その後気相成長により薄膜形成するエビタキシャルシリコン半導体ウェハの製造方法が提案されている。また、特開平8-250506号公報には、単結晶シリコンインゴ 50

ットから形成したウェハを用い、IG効果を付与するた めのIG処理工程と、酸素析出物(BMD)密度を制御 するための温度保持工程と、ウェハ表面にエピタキシャ ル処理工程を行うことによって、BMD密度調整領域を ウェハ内部に形成したシリコンエピタキシャルウエーハ が提案されている。さらに、特開平9-199507号 公報には、特定の熱処理により、表層には無欠陥(D Z)層を有する場合はLSI形成領域より深層にSiO 』析出物を所定量含有させ、後工程でエピタキシャル成 膜する場合は表面よりほぼ均一にSiO. 析出物を所定 量含有させることにより、汚染重金属の I G能力が高 く、基板の反りを低減し強度の優れた半導体基板が提案 されている。これらの技術では、各種熱処理を施してい るものの、ウェハ自体のIG効果を確保することを最優 先しているため、エピタキシャル層を堆積するサブスト レートウェハ表面および表層付近に存在しているエピタ キシャル成長に有害な結晶欠陥を完全には消去しきれ ず、エビタキシャル層内に欠陥が残留したり、デバイス 製造工程で欠陥が誘起する問題を抱えるとともに、熱処 理工程が複雑で生産性を大幅に低下させ、製造コスト増 加させるという問題点があった。また、特開平8-16 2406号公報には、あらかじめ5×10°個/cm° 以上の高密度な結晶欠陥を含むサブストレートシリコン ウェハにエビタキシャル成長させ、基板内部にゲッタリ ング層を備えたウェハが提案されている。しかしなが ら、本方法においても、 I G効果を優先しているため、 サブストレートウェハ表面および表層付近に存在してい るエピタキシャル成長に有害な結晶欠陥を完全には消去 しきれず、エピタキシャル層内に欠陥が残留したり、デ 30 バイス製造工程で欠陥が誘起する問題があった。

【0005】一方、シリコンウェハ表面のCOPを消滅 もしくは低減させる技術として、単結晶育成の際の結晶 成長速度を0.8mm/分以下とする技術(特開平2-267195号公報)、単結晶の冷却挙動の制御、特に 単結晶が約1200℃から1000℃の温度範囲を通過 する時間を制御する技術(特開平8-12493号公 報、特開平8-91983号公報、特開平9-2272 89号公報)が提案されている。低成長速度での結晶育 成では、空孔欠陥を作る要素である空孔型点欠陥(vaca ncy)の結晶成長界面での導入量を減少させ、また単結 晶の冷却速度を緩やかなものとすることにより、冷却中 に発生する過飽和な空孔型点欠陥 (vacancy) の発生を 抑えるものであるが、この方法では、成長速度の低下に よる生産性の低下を招くとともに、転位ループ等の別種 の結晶欠陥を発生させるという問題があった。また、結 晶冷却条件の制御技術では、生産性の点での問題はない ものの、COP密度の低減は概ね10′個/cm′程度 が限界で、更なるCOPの低減、例えば5×10°個/ c m'以下の密度を達成することは困難であった。

【0006】また、単結晶育成時にCOPを低減させる

技術以外にも、単結晶インゴットからスライス・研磨し てウェハとした後の熱処理により、基板表面のCOPを 低減・消滅させる技術も提案されている。例えば、特開 昭59-20264号公報では、水素雰囲気中で熱処理 する技術、即ち、水素雰囲気を用いることにより、最表 面のCOPを消滅させ、かつ表面から0.5 μm以内の COP密度を10°個/cm°以下とすることが開示さ れている。しかしながら、我々の実験では、とのような シリコンウェハにエピタキシャル層を堆積しても、表面 からの深さが0.5μπ以内の欠陥制御では不十分で、 エピタキシャル層やエピタキシャル層とシリコンウェハ の界面近傍に結晶欠陥が残留したり、デバイス製造工程 の熱処理によってエビタキシャル層内に結晶欠陥を発生 させたりする場合があったり、逆に、水素熱処理によっ てシリコンウェハ内部の結晶欠陥を過剰に消滅させ、ウ ェハのIG特性を著しく低下させると言う問題を有する ことが判った。

【0007】シリコン単結晶に窒素を添加することにつ いて、添加方法に関しては特開昭60-251190号 公報等が知られている。フロートゾーン(FZ)単結晶 における窒素添加効果として、特開昭57-17497 号公報等に結晶強度の増加が知られている。また、特開 平5-294780号公報には、シリコン中に添加した 窒素が点欠陥の一種である空孔と相互に作用又は結合し て、空孔が関与したクラスター(空孔欠陥)の生成を抑 制し、空孔欠陥が原因と考えられているエッチピットの 発生が抑制されることが開示されている。しかし、K. K akumoto, et al.; Proceedings of The 2nd Internati onal Symposium on Advanced Science and Technology of Silicon Materials, p. 437~442 (1996)に示され るように、窒素と空孔とが結合した欠陥が多くなるとシ リコン結晶中に電子や正孔の発生あるいは再結合中心と なり電気特性を変化させ、さらに、酸素を含むシリコン 基板においては窒素が酸素と複合欠陥を形成して基板の 抵抗を変化させたり、さらに熱処理により積層欠陥がで き易くなることが知られている。

### [8000]

【発明が解決しようとする課題】とのように従来技術で は一長一短があり、近年の半導体デバイスの一層の微細 化、高集積化に伴なう要求特性に答えられる半導体基板 40 として、シリコン基板の表面近傍の結晶欠陥を消去し、 かつ十分な【G能力を基板内部に有するような高品質の 半導体基板を低コストで供給することが要望されてい る。

【0009】そこで、本発明は、上述した従来技術にお ける問題点を解決し、エピタキシャル層およびエピタキ シャル層とサブストレートウェハの界面近傍領域の欠陥 発生を極めて少なく、さらにIG特性も付与した高品質 で低コストなエピタキシャルシリコン半導体基板及びそ の製造方法を提供することを目的とする。

[0010] 【課題を解決するための手段】エピタキシャルシリコン 半導体基板で発生する欠陥について、デバイス製造工 程、エピタキシャル成長工程、さらにはシリコンウェハ 製造工程にまで遡って、実験並びに理論考察を鋭意検討 した結果、新たな知見を得、本発明を完成させたもので ある。即ち、本発明は、(1) 窒素含有量が1.0× 10''atoms/cm'以上1.0×10''atoms/cm'以下の シリコンウェハをサブストレートウェハとしその表面 に、エビタキシャル法によりシリコン単結晶層を堆積し てなることを特徴とするシリコン半導体基板、(2) 酸素含有量が 1. 0×10<sup>1</sup> atoms/cm 以上のシリコン ウェハをサブストレートウェハとしその表面にエピタキ シャル法によりシリコン単結晶層を堆積してなるシリコ ン半導体基板であって、少なくとも前記サブストレート ウェハとエピタキシャル法により堆積したシリコン単結 晶層の界面から深さ 1 μmまでの領域において、直径換 算で0. 1μm以上の結晶欠陥の密度が5×10°個/ с m"以下であることを特徴とするシリコン半導体基 板、(3) 酸素含有量が1.0×10<sup>17</sup> atoms/cm<sup>2</sup>以 上シリコンウェハをサブストレートウェハとしその表面 にエピタキシャル法によりシリコン単結晶層を堆積して なるシリコン半導体基板であって、少なくとも前記サブ ストレートウェハとエピタキシャル法により堆積したシ リコン単結晶層の界面から深さ1μmまでの領域におい て、直径換算で20nm以上の結晶欠陥の密度が5×1 O'個/cm'以下であることを特徴とするシリコン半 導体基板、(4) 少なくとも前記サブストレートウェ ハとエピタキシャル法により堆積したシリコン単結晶層 30 の界面から深さ1μmまでの領域において、さらに直径 換算で0. 1 μ m以上の結晶欠陥の密度が5×10 <sup>4</sup> 個 /cm' 以下である(3)記載のシリコン半導体基板、 (5) 前記サブストレートウェハがさらに窒素を1. 0×10<sup>13</sup> atoms/cm<sup>3</sup> 以上1. 0×10<sup>16</sup> atoms/cm<sup>3</sup> 以 下含有してなる(2)~(4)に記載のシリコン半導体 基板、(6) 前記サブストレートウェハの厚み中心に おいて、直径換算で20nm以上の結晶欠陥密度が1× 10°個/cm'以上である(1)~(5)に記載のシ リコン半導体基板、 (7) 1.0×10<sup>16</sup> atoms/cm<sup>3</sup> 以上1.5×1019 atoms/cm 以下の窒素を含有するシ リコン融液を用いて育成したシリコン単結晶から得たシ リコンウェハをサブストレートウェハとしその表面に、 エピタキシャル法によりシリコン単結晶層を堆積させる ことを特徴とするシリコン半導体基板の製造方法、 (8) チョクラルスキー法又は磁場印加チョクラルス キー法により、凝固温度から800℃の結晶温度範囲を 2.0℃/分以上の冷却速度で育成したシリコン単結晶 から得たシリコンウェハをサブストレートウェハとしそ の表面に、エピタキシャル法によりシリコン単結晶層を

50 堆積することを特徴とするシリコン半導体基板の製造方

法、(9) チョクラルスキー法又は磁場印加チョクラ ルスキー法により800℃~400℃の結晶温度範囲を 1. 0℃/分以上の冷却速度で育成したシリコン単結晶 から得たシリコンウェハをサブストレートウェハとしそ の表面に、エビタキシャル法によりシリコン単結晶層を 堆積することを特徴とするシリコン半導体基板の製造方 法、(10) チョクラルスキー法又は磁場印加チョク ラルスキー法により育成したシリコン単結晶であって、 結晶引上育成中のシリコン単結晶が凝固温度から800 \*Cの結晶温度範囲を2.0°C/分以上の冷却速度で育成 10 し、引き続き800℃~400℃の結晶温度範囲を1. 0℃/分以上の冷却速度で育成したシリコン単結晶から 得たシリコンウェハをサブストレートウェハとしその表 面に、エピタキシャル法によりシリコン単結晶層を堆積 することを特徴とするシリコン半導体基板の製造方法、 (11) 1.0×1016 atoms/cm3以上1.5×10 ¹゚atoms/cm゚以下の窒素を含有するシリコン融液を用い てシリコン単結晶を育成する(8)~(10)に記載の チョクラル シリコン半導体基板の製造方法、(12) スキー法または磁場印加チョクラルスキー法により育成 20 したシリコン単結晶から得たシリコンウェハを1000 ℃以上1300℃以下の温度で5分以上熱処理をしたも のをサブストレートウェハとしその表面に、エピタキシ ャル法によりシリコン単結晶層を堆積する(7)~(1 1) に記載のシリコン半導体基板の製造方法、である。 [0011]

[発明の実施の形態] 本発明を以下に詳細に説明する。 【0012】先ず、第1の発明は、窒素含有量が1.0 ×10<sup>1</sup> atoms/cm 以上1.0×10<sup>1</sup> atoms/cm 以下 のシリコンウェハをサブストレートウェハとしその表面 30 に、エピタキシャル法によりシリコン単結晶層を堆積し てなるシリコン半導体基板である。

【0013】シリコンウェハの電気的特性の変化やデバ イス熱処理時の積層欠陥などの欠陥発生を起こすことな く、ウェハ表面の微小ビットの発生を抑制するために は、シリコンウェハ中の窒素含有量を1.0×10゚゚。at oms/cm 以上1.0×10 %atoms/cm 以下とする必要 がある。そして、このようなシリコンウェハをサブスト レートウェハとしその表面にエピタキシャル法によりシ リコン単結晶層を堆積することにより、エピタキシャル 40 層中やエピタキシャル層と該サブストレートウェハの界 面近傍での微小欠陥や空孔欠陥の発生を抑制するととも に、ウェハ内部に適度な結晶欠陥を有しゲッタリング能 力を増強するシリコン半導体基板となる。シリコンウェ ハ中の窒素含有量が、1.0×10<sup>13</sup> atoms/cm<sup>3</sup> 未満で はウェハ表面の微小ピットの発生を抑制できず、1.0 ×101° atoms/cm 超では、キャリアライフタイムや抵 抗率などの電気的特性が変化したり積層欠陥が発生した りして、エピタキシャル層を堆積しても良好なシリコン 半導体基板を得ることができない。なお、ウェハ中の窒 50 ル層が1μm程度と薄膜の場合、デバイス製造工程での

素含有量は、赤外吸収あるいはSIMS(SecondaryIon Mass Spectroscopy: 2次イオン質量分析装置)を用い ることにより測定できる。赤外吸収での測定は、Applie d Physics Letter 47号、p488、1985に記載 の手法に従い、963cm-1の波数での吸収ピークから 換算係数 1. 8 3×10<sup>11</sup> atoms/cm<sup>2</sup> を用いることによ り定量できる。

[0014]第2の発明は、酸素含有量が1.0×10 17 atoms/cm 以上のシリコンウェハをサブストレートウ ェハとしその表面にエピタキシャル法によりシリコン単 結晶層を堆積してなるシリコン半導体基板であって、少 なくとも前記サブストレートウェハとエピタキシャル法 **により堆積したシリコン単結晶層の界面から深さ l μm** までの領域において、直径換算で0. 1μm以上の結晶 欠陥の密度が5×10′個/cm'以下であることを特 徴とするシリコン半導体基板である。

【0015】酸素濃度を1.0×10"atoms/cm"以上 とするシリコン基板の製造方法は、通常は石英ルツボに より原料シリコン融液を支持し結晶成長させるCZ法や 磁場印加CZ法により製造可能である。すなわち、原料 シリコン融液を支持している石英ルツボから酸素がシリ コン融液中に溶解し単結晶凝固の際に結晶中に取り込ま れる。所望の酸素濃度は、ルツボ回転数や融液加熱条 件、雰囲気ガス流量や引上炉内圧力、あるいは磁場印加 強度で調整可能である。シリコンウェハの酸素含有量が 1. 0×10<sup>17</sup> atoms/cm<sup>3</sup> 未満ではシリコンウェハの機 械的強度やウェハ内部でのIG能力が低下することか ら、酸素含有量が1. 0×10<sup>17</sup> atoms/cm 以上のシリ コンウェハが必要である。ところで、シリコンウェハ中 に酸素を含有すると、各種結晶欠陥が誘起されやすくな る。そこで、エピタキシャル層の品質に及ぼすシリコン ウェハ中の結晶欠陥の影響を調べたところ、エピタキシ ャル層が堆積されるサブストレートとして用いられるシ リコンウェハの表面から深さlμmまでの領域での結晶 欠陥の存在形態が重要であることを見出した。直径換算 で0. 1μm以上の結晶欠陥が多量に存在すると、エビ タキシャル堆積工程やデバイス製造工程の熱処理工程を 経ても残留し、エピタキシャル層内に欠陥を発生させる 起点となり易いものである。サイズが0. 1μm以上の 結晶欠陥は主として空孔欠陥であるが、従来のシリコン ウェハでは該空孔欠陥は、10゜個/cm゚ 程度かそれ 以上存在していた。ところが、前記領域での0. 1μm 以上の結晶欠陥の密度が5×10°個/cm³以下であ れば、エピタキシャル堆積工程における前熱処理として の熱処理工程で上記欠陥を収縮、拡散消滅して無害化で き、エビタキシャル層内に欠陥を発生させないシリコン 半導体基板を得ることができる。前記領域で0.1μm 以上の結晶欠陥密度が5×10°個/cm°超では、エ ピタキシャル層内に欠陥を発生させ、特にエピタキシャ バターン不良の原因となったり、酸化膜絶縁破壊特性や 素子分離特性等に重大な影響を及ぼし、歩留り低下等の 問題を生じる。

9

【0016】第3の発明は酸素含有量が1.0×10<sup>11</sup> atoms/cm<sup>2</sup> 以上のシリコンウェハをサブストレートウェハとしその表面にエピタキシャル法によりシリコン単結晶層を堆積してなるシリコン半導体基板であって、少なくとも前記サブストレートウェハとエピタキシャル法により堆積したシリコン単結晶層の界面から深さ1μmまでの領域において、直径換算で20nm以上の結晶欠陥の密度が5×10<sup>1</sup> 個/cm<sup>2</sup> 以下であることを特徴とするシリコン半導体基板である。

【0017】直径換算で20mm以上の結晶欠陥は、前 述の空孔欠陥の微小なものの他に、微小酸素析出物も含 まれる。このような欠陥が大量にシリコンウェハ表面及 び表層領域に存在すると、エピタキシャル成長時にサブ ストレートウェハとして用いられるシリコンウェハから エピタキシャル層内に該結晶欠陥が伝播、転写された り、あるいは該結晶欠陥を起点にエピタキシャル層内に 新たな欠陥が誘起されたりする原因となる。従来のサブ ストレートウェハとして用いられるシリコンウェハでは このような微小欠陥は、10'個/cm'程度かそれ以 上存在していたが、少なくともサブストレートウェハと して用いられるシリコンウェハ表面から深さ1μmまで の領域において、直径換算で20nm以上の結晶欠陥の 密度が5×10°個/cm°以下であれば、エピタキシ ャル堆積工程における前処理としての熱処理工程で上記 欠陥を分解消滅して無害化でき、エピタキシャル層内に 新たな欠陥を誘起させないシリコン半導体基板を得るこ とができる。前記領域において、直径換算で20 nm以 上の結晶欠陥の密度が5×10°個/cm°超では、熱 処理で分解する欠陥量が多すぎるため、分解の結果生成 する原子空孔や酸素不純物がエピタキシャル層内に拡散 残存し、そのためデバイス製造工程における熱処理時に 新たな結晶欠陥をエピタキシャル層内に誘起、形成して デバイス製造歩留りの低下原因となる。

【0018】さらに、第2の発明と第3の発明を組み合わせた第4の発明、すなわち、酸素含有量が1.0×10<sup>17</sup> atoms/cm<sup>1</sup> 以上のシリコンウェハをサブストレートウェハとしその表面にエピタキシャル法によりシリコン単結晶層を堆積してなるシリコン半導体基板であって、少なくとも前記サブストレートウェハとエピタキシャル法により堆積したシリコン単結晶層の界面から深さ1μmまでの領域において、直径換算で0.1μm以上の結晶欠陥の密度が5×10<sup>1</sup> 個/cm<sup>1</sup> 以下で、かつ直径換算で20nm以上の結晶欠陥の密度が5×10<sup>1</sup> 個/cm<sup>1</sup> 以下であることを特徴とする半導体基板とすることにより、欠陥の発生や誘起が起こらない無欠陥エピタキシャル層を有するシリコン半導体基板とすることができる。

[0019]また、第5の発明は第2~4の発明のエピタキシャル法により単結晶層を堆積するサブストレートウェハとして用いられるシリコンうえは中にさらに窒素を $1.0\times10^{19}$  atoms/cm 以上 $1.0\times10^{19}$  atoms/cm 以下含有してなるシリコン半導体基板である。

【0020】第1の発明で説明したようにシリコン単結晶中の窒素は、所定量含有させることにより、単結晶育成時の点欠陥濃度及び点欠陥凝集挙動を変化させる作用を有し、単結晶中の空孔欠陥形成を抑制する効果と基板強度の向上効果を発現するものである。従って、このような窒素含有シリコンウェハをエピタキシャル法により単結晶を堆積するサブストレートウェハとして用いることで、上述したサブストレートシリコンウェハ中の各種欠陥を低減しやすくして、より完全な無欠陥エピタキシャル層を有するシリコン半導体基板を提供できる。

【0021】さらに、第6の発明は、第1~5の発明で

のサブストレートシリコンウェハの厚み中心領域において、直径換算で20nm以上の結晶欠陥の密度が1×10°個/cm³以上であるシリコン半導体基板である。なお、該サブストレートシリコンウェハの厚み中心領域とは、該サブストレートウェハ表面から1μmより深い、好ましくは20μm以上内部の領域を指すものである。該サブストレートウェハ内部領域に直径換算で20nm以上の結晶欠陥を1×10°個/cm³以上存在させるととにより、デバイスの高集積化に伴うプロセス汚染の増加に対して有効なゲッタリング能力を効果的に付与することができ、デバイス製造歩留りの良好なシリコン半導体基板を提供することができる。

コンウェハの比抵抗の値の如何に関わらず成立するものであり、上記に示したようなそれぞれの条件を満たすことによって、上記所望の発揮できるものである。 [0023]以上のようなシリコン半導体基板の製造方法としては、CZ法、又は磁場印加CZ法により上述の条件を満足する基板が得られる製造方法で良く、特に限定するものではないが、以下に述べる製造方法であれば、生産性良く効率的に本発明のシリコン半導体基板を

製造することができる。

【0022】なお、上記した第1~第6の発明は、シリ

【0024】第7の発明は、1.0×10<sup>15</sup> atoms/cm<sup>2</sup> 以上1.5×10<sup>19</sup> atoms/cm<sup>2</sup> 以下の窒素を含有するシリコン融液を用いてCZ法又は磁場印加CZ法により育成したシリコン単結晶から得たシリコンウェハをサブストレートウェハとしその表面に、エビタキシャル法によりシリコン単結晶層を堆積するシリコン半導体基板の製造方法である。この方法の実施においては1.0×10<sup>15</sup> atoms/cm<sup>2</sup> 以上1.5×10<sup>15</sup> atoms/cm<sup>2</sup> 以下の窒素を含有するシリコン融液を用いてCZ法又は磁場印加CZ法により育成したシリコン単結晶インゴットをスライス、鏡面研磨して得られるシリコンウェハをサブストレートウェハとしその表層にシリコン単結晶層をエビタキ

シャル成長させる。シリコンの単結晶成長の際の窒素を 添加は、原料溶解中に窒素ガスを流す方法、あるいは窒 化物をCVD法等によって堆積させたシリコンウェハを 原料溶解中に混入させる方法等がある。凝固後の結晶中 に取り込まれる窒素の偏折係数は文献 W. Zulehner an d D. Huber; Crystals 8 -Growth, Properties, and Ap plications-, p.28 (Springer-Verlag, New York,1982) に示されるように7×10つであり、前述の窒素濃度の 融液を用いて結晶育成することにより窒素を 5.0×1 013 atoms/cm 以上1. 0×1016 atoms/cm 以下含有 10 するシリコンウェハの製造が可能となる。また、エピタ キシャル成長法は、気相成長装置で行うが、通常、気相 成長前に、水素ガス雰囲気内で所定(一般には900℃ から1200℃の範囲内の一定温度)の温度域まで昇温 し、引き続き塩化水素を含むガス等によるエッチングを 数分行い、表面コンタミネーション除去及びウェハ表面 の活性化を行った後、シラン系ガスを用いてウェハ表面 にエピタキシャル薄膜を成長させるものである。

11

[0025] 窒素を1.0×10 "atoms/cm"以上1. 0×10<sup>16</sup> atoms/cm<sup>3</sup> 以下の濃度で含ませるように成長 20 させたシリコン結晶は、第1の発明で説明したとおり、 窒素が結晶育成時の点欠陥濃度及び点欠陥の凝集挙動を 変化させ、結晶中にCOPに代表される0. 1μm程度 かそれ以上の空孔欠陥を形成させない。通常、結晶成長 時に結晶温度が1150℃~1050℃程度の範囲の比 較的髙温で空孔欠陥を形成するが、窒素を所定量含有さ せると窒素が原子空孔の凝集を抑制することで該空孔欠 陥を低減化する。一方、窒素は1000℃~450℃の 低温領域での酸素析出物の核形成を助長し、高密度に微 細で分散化させた酸素析出物を発生させる。特に、窒素 含有のシリコンウェハ中の微小酸素析出物の形態は、髙 温で不安定な析出物を形成し、前述のエピタキシャル成 長工程における前熱処理工程である水素処理工程やエピ タキシャル単結晶堆積工程において、酸素の外方拡散効 果によってシリコンウェハ表面領域に存在するものは容 易に分解・収縮する。その結果、サイズが直径換算で2 0 n m以上の微小欠陥が5×10′個/c m³以下であ るような領域がエピタキシャル層のみならずエピタキシ ャル層堆積前のサブストレートシリコンウエハ表面から 少なくとも深さ1μmまでの領域において容易に形成す 40 る。一方、基板内部の微細な酸素析出物は、基板表面近 傍に存在するものとは異なり、酸素が外方拡散して分解 消滅することなくエピタキシャル層堆積工程を経ても完 全には溶解消滅せず1×10°個/cm'以上で残留 し、デバイス製造工程の熱処理において成長し、IG作 用に有効な結晶欠陥を誘起させ、従来に比べて顕著に I G効果を増強させたシリコン半導体基板を製造すること が可能となる。

[0026]第8の発明は、C2法又は磁場印加C2法 めることになり結晶成長速度を増加し結晶生産性が向によりシリコン単結晶引上育成中にシリコン単結晶を凝 50 する効果ももたらし、低コスト化させる効果もある。

固温度から800℃の結晶温度範囲を2.0℃/分以上の冷却速度で冷却し製造したシリコンウェハをエビタキシャル単結晶成長用サブストレートウェハとして使用する方法である。

【0027】シリコン単結晶引上成長中において、凝固温度から800℃の温度領域を2.0℃/分以上で急冷させることは、点欠陥の凝集を抑制し空孔欠陥を低減化させる。また、当該温度領域における酸素折出物の核形成が抑制し、すなわち高温で安定な酸素析出物の発生を抑制する。その結果、エピタキシャル成長工程においてサブストレートシリコンウェハ表層領域(すなわち、エピタキシャル層とサブストレートウェハの界面領域)にはサイズは直径換算で0.1μm以上の空孔欠陥を低減化させるととが可能である。

【0028】また、第9の発明は、CZ法又は磁場印加 CZ法によりシリコン単結晶引上育成中にシリコン単結 晶を800℃から400℃の結晶温度範囲を1.0℃/ 分以上の冷却速度で冷却し製造したシリコンウェハをエ ピタキシャル単結晶成長用サブストレートウェハとして 使用する方法である。

[0029]シリコン単結晶引上成長中において、80 0 ℃から400 ℃の温度領域を1.0 ℃/分以上で急冷 させることは、空孔欠陥については空孔欠陥が内部酸化 され安定な酸化物に変化することを防止し、その結果、 空孔欠陥は熱処理に対して不安定化させる。一方、酸素 析出物は核形成速度は抑制されるが核密度を増加させ微 細・分散化を促進する。このようにして製造したシリコ ンウェハをサブストレートウェハとして使用しエピタキ シャル成長することによって、エピタキシャル成長工程 の髙温処理工程においてシリコンウェハ表層領域(すな わち、エピタキシャル層とサブストレートウェハの界面 領域)にはサイズは直径換算で0.1μm以上の空孔欠 陥を低減化させるとともにサイズが20mm以上の微小 欠陥も低減化させ、一方、シリコン基板内部には「G能 力を増強させる髙密度な微小欠陥を形成するシリコン半 導体基板を製造することができる。

[0030]第10の発明は、凝固温度から800℃の温度領域の急冷と800℃から400℃の急冷の両方の効果を組み合わせたもので、サブストレートシリコンウェハ表層領域(すなわち、エピタキシャル層とサブストレートウェハの界面領域)においては空孔欠陥や酸素析出物をさらに微細化・不安定化させエピタキシャル工程において低減効果を示すことになり、一方、サブストレートシリコンウェハ内部にはデバイス製造工程においてIG効果を増強する高密度な結晶欠陥を発生させることになる。単結晶シリコンインゴットを引上成長中に冷却効果を高めることは、通常、凝固界面での冷却能力を高めることになり結晶成長速度を増加し結晶生産性が向上する効果もあたらし、低コスト化させる効果もある。

【0031】第11の発明は、窒素添加と引上成長中のシリコン結晶の冷却条件を変化させる技術を組み合わせたサブストレートシリコンウェハの製造方法であり、窒素添加の効果と引上中の結晶急冷効果の相乗効果により、より顕著にエピタキシャル成長前のサブストレートシリコンウェハ表面の結晶欠陥を消失しやすくするとともにサブストレートシリコンウェハ内部の結晶欠陥密度をさらに増加させる効果をもたらすエピタキシャルシリコン基板製造方法である。

13

[0032]第12の発明は、上記に述べてきた窒素添 10 加サブストレートウェハや窒素および酸素添加サブスト レートウェハ、さらには結晶引上中の結晶冷却条件を変 化させたサブストレートウェハ、およびそれらの組合せ により得られるサブストレートウェハに対し、より完全 にサブストレートウェハ表面の無欠陥化を促進するため にエピタキシャル成長前に髙温熱処理を施し、表面と内 部の結晶欠陥密度の差を顕著にさせる方法である。熱処 理温度は1000℃以上1300℃以下、望ましくは1 100℃以上1200℃以下が適当である。温度が低い と酸素や空孔の外方拡散に多大の時間を要し、温度が高 20 すぎると結晶中の熱平衡酸素固溶度あるいは熱平衡空孔 固溶度が上がり酸素や空孔の外方拡散が起きにくくな る。また、1150℃以上では高温になればなるほどサ ブストレートウェハ表面の面荒れの問題が生じる。また 一般的に、熱処理炉を髙温で稼働させる際には予期しな い炉体の汚染が生じやすくなるため、その危険性を減少 させるためには熱処理温度を低くできることが望まし い。従って、エピタキシャル成長前のサブストレートウ ェハ表面領域に必要な無欠陥層の深さおよび経済的な観 点からの熱処理時間の許容時間を勘案しながら、上記の 温度範囲でできるだけ低い温度で熱処理することが望ま しい。

【0033】われわれの検討結果に基づくと、第7~1 1の発明によるエピタキシャル法による単結晶層成長用 のサブストレートシリコンウェハに対しては、前述の温 度条件で5分以上熱処理することでほぼ完全に無欠陥な 領域がサブストレートシリコンウェハ表層部に形成でき る。熱処理方法としては、酸化性雰囲気でもよいが、エ ピタキシャル層堆積のためには不要な酸化膜の形成を排 除するために非酸化性ガス雰囲気中で熱処理することが 40 好ましい。

【0034】以上のように、結晶育成の際に窒素を適度 に制御して含有させた結晶、さらに酸素を添加させた結 晶、あるいは結晶育成の際の結晶冷却条件を制御した結 晶、およびそれらを組み合わせた結晶、また、前記各結 晶に対してエピタキシャル成長前に適度な熱処理を施し た結晶をエピタキシャル用サブストレートウェハとして 用いてエピタキシャルシリコン単結晶基板を製造するこ とによって、従来よりも単純・容易すなわち従来知られ ているようなエピタキシャル層堆積前に多段あるいは複 50

雑な熱処理を施す必要なく低コストで、エピタキシャル 層内およびエピタキシャル層/基板界面において欠陥発 生がなく従来以上に高品質化し、基板内部にはゲッタリ ング能力を十分に有するシリコン半導体基板を得ること ができる。

[0035] 本発明の窒素含有のサブストレートシリコンウェハにエピタキシャル層を堆積したシリコン半導体基板の概念図を図1に示す。図1において、1G層1 d、欠陥密度漸次変化領域1c及び無欠陥領域1bからなる窒素添加サブストレートシリコンウェハ1a上に、エピタキシャル層/サブストレートウェハ界面2を介してエピタキシャル層3が堆積している。また、本発明の結晶引上時に特定の冷却条件で製造したシリコンウェハ(窒素無添加)をサブストレートウェハとしその表面にエピタキシャル層を堆積したシリコン半導体基板の概念図を図2に示す。図2において、1G層1d、欠陥密度漸次変化領域1c及び無欠陥領域1bからなるサブストレートシリコンウエハ1上に、エピタキシャル層/サブストレートウェハ界面2を介してエピタキシャル層3が堆積している。

#### [0036]

[実施例]以下に本発明の実施例を挙げて説明するが、 本発明はこれらの実施例の記載によって制限されるもの ではない。

【0037】本発明における引上げ結晶の仕様と共通す る製造方法を述べる。結晶径は8インチ用(直径205 mm)で、伝導型はP型(ボロンドープ)、抵抗率は1 0 Ω c m である。なお、上記結晶とは別途に、結晶径が 8インチ用(直径205mm)で、伝導型はP型(ボロ ンドープ)、抵抗率が0.02Ωcmである結晶も用意 した。酸素濃度は磁場印加条件およびルツボ回転速度等 を調整し、低酸素領域として2.0~5.0×10<sup>17</sup> at oms/cm'、中酸素領域として7.0~8.0×1017 at oms/cm'、高酸素領域として9.0~10.0×1017 atoms/cm<sup>2</sup> の濃度(酸素濃度は、赤外吸収法により測定 し、濃度は日本電子工業振興協会による酸素濃度換算係 数を用いて算出)の3種類を製造した。炭素濃度はいず れの結晶も1.0×101° atoms/cm'未満(赤外吸収法 によって測定し、濃度は日本電子工業振興協会による炭 素濃度換算係数を用いて算出)である。いずれの結晶も 約80kgの原料を溶解し、直径205mmの約60k gの単結晶インゴットを作成した。窒素の添加は、ノン ドープのシリコン基板にCVD法 (Chemical VaporDepo sition: 化学気相成長法)により窒化膜を形成したウ エハを、原料の溶解時に同時に溶かすことにより行っ た。シリコン融液中の窒素濃度は原料として同時に溶融 した窒化膜付ウェハの窒化膜の厚さから1枚あたりの窒 素量を計算し、狙いの窒素浪度に対して添加すべき窒化 膜付ウェハの枚数を制限し制御した。 シリコン単結晶中 の窒素濃度はSIMSで測定したが、SIMSの検出下 15

ガスを用いて1150℃でウェハ表面にエピタキシャル

単結晶層を5μm成長させた。

[0039]本発明において得られたシリコン半導体基 板の評価は、基板表面を5μm研磨し、エピタキシャル 層を除去したシリコン基板表面に関して、アンモニア: 過酸化水素:水=1:1:5のSC-1洗浄液で洗浄 し、レーザーパーティクルカウンターLS6000で検 20 出される0.1μm以上のCOP欠陥数を測定した。C OP欠陥すなわち空孔欠陥の体積密度の導出は、SC-1 洗浄とパーティクル測定を10回繰り返し、その増分 から算出した。また、深さ方向の評価についてはエビタ キシャル層を研磨により除去したシリコン基板を赤外レ ーザ干渉法欠陥測定装置(OPP: Optical Precipitat e Profiler)により深さ1μπの位置に存在する直径換 算で0. 1 μm以上のサイズの欠陥密度を計測した。O ΡΡにより検出される0. 1μm以上の欠陥はパーティ クル測定方法によって得られるCOP欠陥密度と1:1 の関係がある。サイズが直径換算で20nm以上の微小 欠陥については、赤外レーザー散乱法による欠陥測定装 置(赤外レーザートモグラフ)によりエピタキシャル層 やエピタキシャル層とサブストレートウェハの界面下の 深さ1μmに存在する微小欠陥、さらにはIG効果の能 力指標になるサブストレートウェハ内部(厚さ中心)の 結晶欠陥の密度を調べた。また、1×10ºº個/cm゚ 以上の微小欠陥については透過型電子顕微鏡も用いて密 度測定した。さらに、エピタキシャル成長後のシリコン 半導体基板をデバイス製造の熱処理パターンの一つとし て窒素雰囲気で800℃、4時間の熱処理後、酸素雰囲 気で1000℃で16時間の熱処理を行い、その後、赤 外レーザートモグラフおよび欠陥検出選択エッチング液 であるライトエッチングを3μm行いエピタキシャル層 内の結晶欠陥の形成の有無を評価した。また、ゲッタリ ング能力の指標はバルク欠陥密度としたが、その根拠 は、エピタキシャルシリコン半導体基板表面に銅、ニッ ケル、鉄などの金属不純物を故意に101°atoms/cm²程 度汚染させ、その後、デバイス製造工程の標準的な熱処 理であるCMOS熱処理を施した後、30mm゚サイズ 50

のP/N接合素子を基板上に作成し、P/Nリーク電流の故意汚染有無の変化量を調べた結果に基づいた。評価例を図7に示すように、バルク内欠陥密度が高い方が故意汚染後のP/Nリーク電流の増加量は少なくなっており、ゲッタリング能力が高いことがわかる。

【0040】表1(a)(b)~表12(a)(b)に本発明の実施例、および表13(a)(b)~表14(a)(b)に比較例に関する製造条件の特徴と欠陥評価結果、およびライフタイム評価結果のまとめを示す。【0041】(実施例1~6)実施例1~6では、表1(a)および表2(a)に示すような製造条件で図3に示すようなCZ単結晶育成装置を用いて引上げ育成した。なお、表1(a)が抵抗率10 $\Omega$ cmの結晶に係るもの、表2(a)が抵抗率0.02 $\Omega$ cmの結晶に係るものである。また窒素濃度レベルは低濃度、高濃度の2種類、酸素濃度は低、中、高の3種類である。

【0042】このCZ法単結晶育成装置は結晶冷却装置 など設置しない通常の装置であり、シリコン溶融液Mを 収容する石英ルツボ9aとこれを保護する黒鉛製ルツボ 9bとから構成されたルツボ9と引上げシリコン結晶S を収容するシリコン単結晶引き上げ炉4である。ルツボ 9の側面部は加熱ヒータ7と加熱ヒータ7からの熱が結 晶引上炉外部に逃げるのを防止するため断熱材6が取り 囲むように設置されており、このルツボ9は図示されて いない駆動装置と回転治具8によって接続され、この駆 動装置によって所定の速度で回転されると共に、ルツボ 9内のシリコン融液の減少にともないシリコン融液液面 が低下するのを補うためにルツボ9を昇降させるように なっている。引き上げ炉4内には、垂下された引き上げ ワイヤー10が設置され、このワイヤーの下端には種結 晶11を保持するチャック12が設けられている。この 引き上げワイヤー10の上端側は、ワイヤ巻き上げ機5 に巻きとられて、シリコン単結晶インゴットを引き上げ るようになった引き上げ装置が設けられている。そし て、引き上げ炉内4には、引き上げ炉4に形成されたガ ス導入□13からArガスなどのガスが導入され、引き 上げ炉4内を流通してガス流出口14から排出される。 **とのようにガスを流通させるのは、シリコン単結晶育成** を阻害する要因となる引き上げ炉内4 に発生するS i O. COなどを引き上げ炉外に速やかに排出させるため である。磁場印加装置は特に記載していないが、引上げ 炉体周辺に磁場印加装置を設置し、磁場印加下でも引上 げ可能である。

【0043】実施例1は低窒素レベルで低酸素、実施例2は低窒素レベルで中酸素、実施例3は低窒素レベルで 高酸素、実施例4は高窒素レベルで低酸素、実施例5は 高窒素レベルで中酸素、実施例6は高窒素レベルで高酸 素の結晶である。結晶冷却速度は凝固温度(Tm)~8 00℃までは2.4℃/分から0.8℃/分の範囲で必 ずしも該温度範囲すべてにおいて2.0℃/分以上では なかった。また800℃~400℃の結晶温度領域にお いては1.2℃/分から0.5℃/分の範囲で必ずしも 該温度範囲すべてにおいて1.0℃/分以上ではなかっ た。これらの結晶は、ウェハ加工後、サブストレートウ ェハとしその表面に単結晶層を 5 μmエピタキシャル成 長させ、シリコン半導体基板を作製した。結晶評価結果 は表1(b)および表2(b)に示す。エピタキシャル 層とエピタキシャル層堆積前のサブストレートシリコン ウェハの界面から深さ1μmまでの領域において、直径 換算のサイズが 0. 1 μ m 以上の欠陥(空孔欠陥)密度 10 はいずれの結晶も1.0×10°個/cm°以下で顕著 に低減され、直径換算で20nm以上の微小欠陥につい ても10′個/cm′レベルで従来に比べて低減化され ている。一方、該サブストレートウェハの厚さ中心領域 (バルク領域) では20nm以上の微小欠陥密度はいず れの結晶も1. 0×10°個/cm°以上であり、IG 効果に有効な欠陥の顕著な増加が見られる。なお、熱処 理評価後のエピタキシャル層内の結晶欠陥発生は皆無で あり、エピタキシャル層からサブストレートシリコンウ ェハ表面 (すなわち、エピタキシャル層とサブストレー)20 トウェハの界面)下の無欠陥層は広く、酸素析出物など の微小欠陥のエピタキシャル層への突き出しはなかっ た。本実施例におけるシリコン半導体基板の断面構造概 念図を図1に示す。

17

[0044] (実施例7~9) 実施例7~9 について も、表3 (a) (b) および表4 (a) (b) に引上げ 育成の製造条件と評価結果を示す。なお、表3(a) (b) が抵抗率10Ωcmの結晶に係るもの、表4 (a) (b) が抵抗率0. 02Ωcmの結晶に係るもの である。実施例7は低酸素、実施例8は中酸素、実施例 30 9は高酸素レベルで、図4に示すような結晶冷却装置2 0 を引上炉内に設置したC Z 単結晶育成装置を用いて引 き上げ育成した。なお、磁場印加装置は特に記載してい ないが、引上げ炉体周辺に磁場印加装置を設置し、磁場 印加下でも引上げ可能である。結晶冷却速度は凝固温度 (Tm)~800℃までは6.0℃/分から2.0℃/ 分の範囲で、Tmから800℃の全ての結晶温度領域に おいて2.0℃/分以上の冷却速度であった。800℃ から400℃の結晶温度範囲の冷却速度は、2.0℃/ 分~0.5℃/分で必ずしも該温度範囲のすべてにおい 40 て1.0℃/分以上の冷却速度ではなかった。 育成した シリコン単結晶は、ウェハ加工後、サブストレートウェ ハとしその表面に単結晶層を5μmエピタキシャル成長 させ、シリコン半導体基板を作製した。エピタキシャル 層とサブストレートシリコンウェハの界面から深さ 1 μ mまでの領域において、直径換算のサイズが 0. 1 µm 以上の欠陥(空孔欠陥)密度はいずれの結晶も1.0× 10°個/cm゚以下で低減され、直径換算で20nm 以上の微小欠陥についても10°個/cm'レベルで従 来に比べて低減化されている一方、サブストレートウェ 50 0℃/分の範囲で、さらに800℃から400℃の範囲

ハの厚さ中心領域 (パルク領域) では20 n m以上の微 小欠陥密度はいずれの結晶も1.0×10°個/cm゚ 以上であり、IG効果に有効な欠陥の顕著な増加が見ら れる。熱処理評価後のエピタキシャル層内の結晶欠陥発 生は皆無であり、エピタキシャル層からサブストレート シリコンウェハ表面(すなわち、エピタキシャル層とサ ブストレートウェハの界面) 下、無欠陥層が十分に形成 され、酸素析出物などの微小欠陥のエピタキシャル層へ の突き出しはなかった。本実施例におけるシリコン半導 体基板の断面構造概念図を図2に示す。

[0045] (実施例10~12) 実施例10~12に ついても、表5 (a) (b) および表6 (a) (b) に 引上げ育成の製造条件と評価結果を示す。なお、表5 (a) (b) が抵抗率10Ωcmの結晶に係るもの、表 6 (a) (b) が抵抗率0.02Ωcmの結晶に係るも のである。実施例10は低酸素、実施例11は中酸素、 実施例12は高酸素レベルで、図5に示すような結晶冷 却装置30を引上炉内に設置したCZ単結晶育成装置を 用いて引き上げ育成した。結晶冷却速度は凝固温度(T m)~800℃までは2.4℃/分から1.5℃/分の 範囲で、該温度範囲すべてにおいて2.0℃/分以上の 冷却速度ではないが、800℃から400℃の範囲は 1.6℃/分から1.2℃/分の範囲で、該温度範囲の 全ての結晶温度領域において1.0℃/分以上の冷却速 度であった。育成したシリコン単結晶は、ウェハ加工 後、サブストレートウェハとしその表面に単結晶層を5 μmエピタキシャル成長させ、シリコン半導体基板を作 製した。エピタキシャル層とサブストレートシリコンウ ェハの界面から深さ1μmまでの領域において、直径換 算のサイズが 0. 1 μ m以上の欠陥 (空孔欠陥)密度は いずれの結晶も1. 0×10′個/cm²以下で低減さ れ、直径換算で20nm以上の微小欠陥についても10 <sup>・</sup>個/cm<sup>・</sup>レベルで従来に比べて低減化されている。 なお、熱処理評価後のエピタキシャル層内の結晶欠陥発 生は皆無であり、エピタキシャル層からサブストレート シリコンウェハ表面(すなわち、エピタキシャル層とサ ブストレートウェハの界面)下、無欠陥層が十分に形成 され、酸素析出物などの微小欠陥のエピタキシャル層へ の突き出しはなかった。

[0046] (実施例13~15) 実施例13~15に ついても、表7(a)(b)および表8(a)(b)に 引上げ育成の製造条件と評価結果を示す。なお、表7 (a) (b) が抵抗率10Qcmの結晶に係るもの、表 8 (a) (b) が抵抗率0.02Ωcmの結晶に係るも のである。実施例13は低酸素、実施例14は中酸素、 実施例15は高酸素レベルで、図6に示すような結晶冷 却装置20および30を引上炉内に設置したCZ単結晶 育成装置を用いて引き上げ育成した。結晶冷却速度は凝 固温度 (Tm) ~800℃までは6.5℃/分から2.

19 は2.0°C/分から1.2°C/分の範囲で、Tmから8 00℃の全ての結晶温度領域において2.0℃/分以上 の冷却速度で、さらに、800℃から400℃の全ての 結晶温度領域において1.0℃/分以上の冷却速度であ った。育成したシリコン単結晶は、ウェハ加工後、サブ ストレートウェハ都市その表面に単結晶層を5μmエピ タキシャル成長させ、シリコン半導体基板を作製した。 凝固界面から400℃までの広範囲の結晶温度領域を全 体に渡って急冷することになり、0.1μmサイズ以上 の空孔欠陥もサイズ20mm以上の微小欠陥も顕著に低 減されている。直径換算のサイズが0.1μm以上の欠 陥 (空孔欠陥) 密度は、エピタキシャル層とサブストレ ートシリコンウェハの界面から深さ1 μmまでの領域に おいて、いずれも1.0×10 個/cm3以下で低減 され、直径換算で20 nm以上の微小欠陥についても 5.0×10'個/cm'以下で顕著な低減が見られ る。一方、サブストレートウェハの厚さ中心領域(バル ク領域)では20 n m以上の微小欠陥密度はいずれの結 晶も1.0×10°個/cm°以上であり、IG効果に 有効な欠陥の顕著な増加が見られる。熱処理評価後のエ ビタキシャル層内の結晶欠陥発生は皆無であり、エビタ キシャル層からサブストレートシリコンウェハ表面(す なわち、エピタキシャル層とサブストレートウェハの界 面) 下、無欠陥層が十分に形成され、酸素析出物などの 微小欠陥のエピタキシャル層への突き出しはなかった。 [0047] (実施例16~21) 実施例16~21に ついても、表9(a)(b)および表10(a)(b) に引上げ育成の製造条件と評価結果を示す。なお、表9 (a) (b) が抵抗率10Ωcmの結晶に係るもの、表 10 (a) (b) が抵抗率0.02Ωcmの結晶に係る ものである。本実施例では、窒素を添加した結晶に、実 施例7~9と同様、図4に示すようなCZ単結晶育成装 置を用いて引き上げ育成した。結晶冷却速度は凝固温度 (Tm)~800℃までは6.0℃/分から2.0℃/ 分の範囲で、Tmから800℃の全ての結晶温度領域に おいて2.0℃/分以上の冷却速度であった。800℃ から400°Cの結晶温度範囲の冷却速度は、2.0°C/ 分~0.5℃/分で必ずしも該温度範囲のすべてにおい て1.0℃/分以上の冷却速度ではなかった。育成した シリコン単結晶は、ウェハ加工後、サブストレートウェ ハとしその表面に単結晶層を5μmエピタキシャル成長 させ、シリコン半導体基板を作製した。窒素濃度および 酸素濃度は実施例1~6に記述した濃度と同様で、実施 例16は低窒素レベルで低酸素、実施例17は低窒素レ ベルで中酸素、実施例18は低窒素レベルで高酸素、実 施例19は高窒素レベルで低酸素、実施例20は高窒素 レベルで中酸素、実施例21は高窒素レベルで高酸素の 結晶である。エピタキシャル層とサブストレートシリコ ンウェハの界面領域においては、直径換算のサイズが

も1.0×10'個/cm'以下でほぼゼロレベルで、 さらに界面から深さ 1 μmまでの領域においても 1. O ×10'個/cm'以下で顕著に低減されている。直径 換算で20nm以上の微小欠陥についても界面および界 面から深さ1μmまでの領域で10'個/cm'以下で 顕著に低減化されている一方、サブストレートウェハの 厚さ中心領域(バルク領域)では20mm以上の微小欠 陥密度はいずれの結晶も1.0×101°個/cm'程度 存在し、「G効果に有効な欠陥の顕著な増加が見られ る。なお、熱処理評価後のエピタキシャル層内の結晶欠 陥発生は皆無であり、エピタキシャル層からサブストレ ートシリコンウェハ表面(すなわち、エピタキシャル層 とサブストレートウェハの界面)下、無欠陥層は広く、 酸素析出物などの微小欠陥のエピタキシャル層への突き 出しはなかった。

[0048] (実施例22~27) 実施例22~27に ついても、表9(a)(b)および表10(a)(b) に引上げ育成の製造条件と評価結果を示す。なお、表9 (a) (b) が抵抗率10Ωcmの結晶に係るもの、表 10(a)(b)が抵抗率0.02Ωcmの結晶に係る ものである。本実施例では、窒素を添加した結晶に、実 施例10~12と同様、図5に示すようなCZ単結晶育 成装置を用いて引き上げ育成した。結晶冷却速度は凝固 温度(Tm)~800℃までは2.4℃/分から1.5 °C/分の範囲で、該温度範囲すべてにおいて2.0°C/ 分以上の冷却速度ではないが、800℃から400℃の 範囲は1.6℃/分から1.2℃/分の範囲で、該温度 範囲の全ての結晶温度領域において1.0℃/分以上の 冷却速度であった。育成したシリコン単結晶は、ウェハ 加工後、サブストレートウェハとしその表面に単結晶層 を5 μmエピタキシャル成長させ、シリコン半導体基板 を作製した。窒素濃度および酸素濃度は実施例1~6に 記述した濃度と同様で、実施例22は低窒素レベルで低 酸素、実施例23は低窒素レベルで中酸素、実施例24 は低窒素レベルで高酸素、実施例25は高窒素レベルで 低酸素、実施例26は高窒素レベルで中酸素、実施例2 7は髙窒素レベルで髙酸素の結晶である。エピタキシャ ル層とサブストレートシリコンウェハの界面から深さ1 μmまでの領域において、直径換算で0.1μm以上の 欠陥密度は1.0×10°個/cm°以下で顕著に低減 され、直径換算で20nm以上の微小欠陥についても界 而および界面から深さ1μmまでの領域で10°個/c m'以下で顕著に低減化されている。サブストレートウ ェハの厚さ中心領域(バルク領域)では20mm以上の 微小欠陥密度はいずれの結晶も1.0×10°個/cm <sup>3</sup> 程度存在し、IG効果に有効な欠陥の顕著な増加が見 られる。なお、熱処理評価後のエピタキシャル層内の結 晶欠陥発生は皆無であり、エピタキシャル層からサブス トレートシリコンウェハ表面(すなわち、エピタキシャ 0. 1μm以上の欠陥(空孔欠陥)密度はいずれの結晶 50 ル層とサブストレートウェハの界面)下、無欠陥層は広

く、酸素析出物などの微小欠陥のエピタキシャル層への 突き出しはなかった。

[0049] (実施例28~33)実施例28~33に ついても、表9(a)(b)および表10(a)(b) に引上げ育成の製造条件と評価結果を示す。なお、表9 (a) (b) が抵抗率10Qcmの結晶に係るもの、表 10(a)(b)が抵抗率0.02Ωcmの結晶に係る ものである。本実施例では、窒素を添加した結晶に、実 施例13~15と同様、図6に示すようなCZ単結晶育 成装置を用いて引き上げ育成した。結晶冷却速度は凝固 10 温度(Tm)~800℃までは6.5℃/分から2.0 ℃/分の範囲で、さらに800℃から400℃の範囲は 2.0℃/分から1.2℃/分の範囲で、Tmから80 0℃の全ての結晶温度領域において2.0℃/分以上の 冷却速度で、さらに、800℃から400℃の全ての結 晶温度領域において1.0℃/分以上の冷却速度であっ た。育成したシリコン単結晶は、ウェハ加工後、サブス トレートウェハとしその表面に単結晶層を5μmエピタ キシャル成長させ、シリコン半導体基板を作製した。窒 素濃度および酸素濃度は実施例1~6に記述した濃度と 同様で、実施例28は低窒素レベルで低酸素、実施例2 9は低窒素レベルで中酸素、実施例30は低窒素レベル で高酸素、実施例31は高窒素レベルで低酸素、実施例 32は高窒素レベルで中酸素、実施例33は高窒素レベ ルで高酸素の結晶である。エピタキシャル層とサブスト レートシリコンウェハの界面領域においては、直径換算 のサイズが 0. 1 μ m以上の欠陥 (空孔欠陥) 密度はい ずれの結晶も1.0×10'個/cm'以下でほぼゼロ レベルで、さらに該界面から深さ1μmまでの領域にお いても10'個/сm'レベルかそれ以下で極端に低減 されている。直径換算で20 nm以上の微小欠陥につい ても界面および界面から深さ1μmまでの領域で10% 個/cm'レベルで極端に低減化され、ほぼ完全な無欠 陥層が形成している。一方、ウェハの厚さ中心領域(バ ルク領域)では20 nm以上の微小欠陥密度については いずれの結晶も1. 0×1010個/cm3程度存在し、 I G効果に有効な欠陥の顕著な増加が見られる。なお、 熱処理評価後のエピタキシャル層内の結晶欠陥発生は皆 無であり、エピタキシャル層からサブストレートシリコ ンウェハ表面(すなわち、エピタキシャル層とサブスト レートウェハの界面)下、無欠陥層は広く、酸素析出物 などの微小欠陥のエピタキシャル層への突き出しはなか った。

【0050】(実施例34~38)本実施例34~38 気は酸素雰囲気に比べて不活性ガスの一つであるAr雰は、窒素を添加した結晶から切り出しウェハ加工したシリコンウェハをエピタキシャル法による単結晶層堆積用のサブストレートウェハとしエピタキシャル成長前に熱処理を施し、該サブストレートシリコンウェハ表面領域において従来以上の深さで無欠陥化を行い、かつ該サブストレートウェハ中心領域には高密度の欠陥が存在する 50 気は酸素雰囲気に比べて不活性ガスの一つであるAr雰囲気において欠陥の一層の低減が見られる。熱処理時間は、長時間ほどエピタキシャル層界面付近の欠陥密度の低減傾向があること、さらに製造コストの観点から5分以上60分以下程度で十分である。なお、熱処理評価後のエピストレートウェハ中心領域には高密度の欠陥が存在する 50 タキシャル層内の結晶欠陥発生は皆無であり、エピタキ

よう製造し、その後エピタキシャル層を5μπ堆積した シリコン半導体基板である。本実施例では、窒素濃度は 1. 0×10<sup>1</sup> atoms/cm レベルの高濃度で酸素濃度は 1. 0×101 atoms/cm の高濃度レベルに関して記載 するが、本実施例に見られる効果は、窒素浪度が5.0 ×10<sup>13</sup> atoms/cm<sup>3</sup> 以上1.0×10<sup>16</sup> atoms/cm<sup>3</sup> 以 下、および酸素濃度が1. 0×10<sup>17</sup> atoms/cm<sup>7</sup> 以上の 範囲で製造された結晶であれば同様な効果を示すことを 確認している。本実施例の製造条件および評価結果は表 11(a)(b)および表12(a)(b)に示す。な お、表11(a)(b)が抵抗率10Ωcmの結晶に係 るもの、表12(a)(b)が抵抗率0.02Ωcmの 結晶に係るものである。 結晶引上げは図3に示すような CZ単結晶育成装置を用いて引上げ育成した。結晶冷却 速度は凝固温度 (Tm)~800℃までは2.4℃/分 から0.8℃/分の範囲で必ずしも該温度範囲すべてに おいて2.0℃/分以上ではなかった。また800℃~ 400°Cの結晶温度領域においては1.2°C/分から 0.5℃/分の範囲で必ずしも該温度範囲すべてにおい て1.0℃/分以上ではなかった。熱処理は、実施例3 4と35は熱処理時間の効果を見るため、それぞれAr 雰囲気で1100℃で60分と5分、実施例36は熱処 理雰囲気の効果を見るため酸素雰囲気で1100°Cで6 0分、実施例37と38は熱処理温度の効果を見るた め、それぞれAr雰囲気で1000℃で60分とAr雰 囲気で1300℃で5分の熱処理を施した。直径換算で 0. 1μm以上の空孔欠陥のエピタキシャル層とサブス トレートシリコンウェハの界面から深さ1μ皿までの領 域における密度分布については、実施例36の酸素雰囲 気熱処理を除いて、1.0×10'個/cm'以下でほ ほゼロレベルの欠陥分布である。実施例36の酸素雰囲 気熱処理ウェハに関しても、当該空孔欠陥の密度は1. 0×10 '個/cm' レベルで従来に比べて顕著に低減 している。また、サイズが直径換算で20nm以上の微 小欠陥については、エピタキシャル層とサブストレート シリコンウェハの界面から深さ1μmまでの領域で1. 0×10′個/cm′以下となっており顕著な欠陥密度 の低減が見られる。一方、サブストレートウェハの厚さ 中心領域 (バルク領域) では20 nm以上の微小欠陥密 度はいずれの結晶も1.0×10°個/cm³以上であ り、IG効果に有効な欠陥の顕著な増加が見られる。温 度としては、高温ほど微小欠陥が分解する傾向があり、 1100℃から1200℃程度が好ましい。また、雰囲 気は酸素雰囲気に比べて不活性ガスの一つであるAr雰 囲気において欠陥の一層の低減が見られる。熱処理時間 は、長時間ほどエピタキシャル層界面付近の欠陥密度の 低減が見られるが、ウェハ中心領域の欠陥密度の低減傾 向があること、さらに製造コストの観点から5分以上6 0分以下程度で十分である。なお、熱処理評価後のエピ

シャル層からサブストレートシリコンウェハ表面(すな わち、エピタキシャル層とサブストレートウェハの界 面)下、無欠陥層は広く、酸素析出物などの微小欠陥の エピタキシャル層への突き出しはなかった。

【0051】(実施例39~41)本実施例39から4 1は、窒素を添加しないで、結晶引上げ育成時に結晶を 急冷した結晶を、ウェハ加工したシリコンウェハをエピ タキシャル法による単結晶層堆積用のサブストレートウ ェハとしエピタキシャル成長前に熱処理を施し、該サブ ストレートシリコンウェハ表面領域において従来以上の 深さで無欠陥化を行い、かつ該サブストレートウェハ中 心領域には高密度の欠陥が存在するよう製造し、その後 エピタキシャル層を5μπ堆積したシリコン基板であ る。本実施例では、酸素濃度は1.0×101 atoms/cm "の髙濃度レベルに関して記載するが、本実施例に見ら れる効果は、酸素濃度が1. 0×10<sup>17</sup> atoms/cm<sup>3</sup> 以上 の範囲で製造された結晶であれば同様な効果を示すこと を確認している。本実施例の製造条件および評価結果は 表11(a)(b)および表12(a)(b)に示す。 なお、表 1 1 (a) (b) が抵抗率 1 0 Ω c m の結晶に 20 係るもの、表12(a)(b)が抵抗率0.02Ωcm の結晶に係るものである。実施例39は、図4に示すよ うなCZ単結晶育成装置を用いて引上げ育成し、結晶冷 却速度は凝固温度(Tm)~800℃までは6.0℃/ 分から2.0℃/分の範囲で、Tmから800℃の全て の結晶温度領域において2.0℃/分以上の冷却速度で あった。800℃から400℃の結晶温度範囲の冷却速 度は、2.0℃/分~0.5℃/分で必ずしも該温度範 囲のすべてにおいて1.0°C/分以上の冷却速度ではな かった。実施例40は、図5に示すような結晶の冷却能 30 力を高める装置を設置したCZ単結晶育成装置を用いて 引上げ育成し、結晶冷却速度は凝固温度(Tm)~80 0℃までは2.4℃/分から1.5℃/分の範囲で、該 温度範囲すべてにおいて2.0℃/分以上の冷却速度で はないが、800℃から400℃の範囲は1.6℃/分 から1.2℃/分の範囲で、該温度範囲の全ての結晶温 度領域において1.0℃/分以上の冷却速度であった。 実施例41は、図6に示すような結晶の冷却能力を高め る装置を設置したCZ単結晶育成装置を用いて引上げ育 成し、結晶冷却速度は凝固温度(Tm)~800℃まで は6.5℃/分から2.0℃/分の範囲で、さらに80 0℃から400℃の範囲は2.0℃/分から1.2℃/ 分の範囲で、Tmから800℃の全ての結晶温度領域に おいて2.0℃/分以上の冷却速度で、さらに、800 ℃から400℃の全ての結晶温度領域において1.0℃ **/分以上の冷却速度であった。いずれの実施例において** も、エピタキシャル堆積前のサブストレートシリコンウ ェハの熱処理はAr雰囲気で1100℃で60分実施し た。凝固温度から400°Cまでの温度領域すべてを急冷

ずれの結晶もエピタキシャル層界面下の欠陥密度が低減 する。一方、サブストレートウェハ厚さ中心領域では「 G効果を高めるのに十分な欠陥密度を有している。な お、熱処理評価後のエピタキシャル層内の結晶欠陥発生 は皆無であり、酸素析出物などの微小欠陥のエピタキシ ャル層への突き出しはなかった。

[0052] (実施例42~44) 本実施例42から4

4は、結晶引上げ育成時に窒素を添加し、かつ結晶を急 冷した結晶を、ウェハ加工したシリコンウェハをエピタ キシャル法による単結晶層堆積用のサブストレートウェ ハとしエピタキシャル成長前に熱処理を施し、該サブス トレートシリコンウェハ表面領域において従来以上の深 さで無欠陥化を行い、かつ該サブストレートウェハ中心 領域には高密度の欠陥が存在するよう製造し、その後エ ビタキシャル層を5 µm堆積したシリコン半導体基板で ある。本実施例では、窒素濃度は1.0×1019 atoms/ cm' レベルの高濃度で酸素濃度は1.0×101 atoms/ om'の高濃度レベルに関して記載するが、本実施例に見 られる効果は、窒素濃度が5.0×101 atoms/cm 以 上1. 0×10<sup>16</sup> atoms/cm<sup>3</sup> 以下、および酸素濃度が 1. 0×10<sup>17</sup> atoms/cm<sup>2</sup> 以上の範囲で製造された結晶 であれば同様な効果を示すことを確認している。本実施 例の製造条件および評価結果は表11(a)(b)およ び表12(a)(b)に示す。なお、表11(a) (b) が抵抗率10Qcmの結晶に係るもの、表12 (a) (b) が抵抗率0.02Ωcmの結晶に係るもの である。実施例42は、図4に示すような結晶の冷却能 力を高める装置を設置したCZ単結晶育成装置を用いて 引上げ育成し、結晶冷却速度は凝固温度(Tm)~80 O℃までは6.0℃/分から2.0℃/分の範囲で、T 血から800℃の全ての結晶温度領域において2.0℃ /分以上の冷却速度であった。800℃から400℃の 結晶温度範囲の冷却速度は、2.0℃/分~0.5℃/ 分で必ずしも該温度範囲のすべてにおいて1.0℃/分 以上の冷却速度ではなかった。実施例43は、図5に示 すような結晶の冷却能力を高める装置を設置したCZ単 結晶育成装置を用いて引上げ育成し、結晶冷却速度は凝 固温度 (Tm)~800℃までは2.4℃/分から1. 5 ℃/分の範囲で、該温度範囲すべてにおいて2.0℃ /分以上の冷却速度ではないが、800℃から400℃ の範囲は1.6℃/分から1.2℃/分の範囲で、該温 度範囲の全ての結晶温度領域において1.0℃/分以上 の冷却速度であった。実施例44は、図6に示すような 結晶の冷却能力を髙める装置を設置したCZ単結晶育成 装置を用いて引上げ育成し、結晶冷却速度は凝固温度 (Tm)~800℃までは6.5℃/分から2.0℃/ 分の範囲で、さらに800℃から400℃の範囲は2. 0°C/分から1.2°C/分の範囲で、Tmから800°C の全ての結晶温度領域において2.0℃/分以上の冷却 した結晶において欠陥密度低減効果が顕著であるが、い 50 速度で、さらに、800°Cから400°Cの全ての結晶温

度領域において1.0℃/分以上の冷却速度であった。 いずれの実施例においても、エピタキシャル堆積前のサ ブストレートシリコンウェハの熱処理はA r 雰囲気で 1 100℃で60分実施した。凝固温度から400℃まで の温度領域すべてを急冷した結晶において欠陥密度低減 効果が顕著であるが、いずれの結晶もサイズ0. 1 μ m 以上の空孔欠陥についてもサイズが20 n m以上の微小 欠陥に関してもエピタキシャル層界面下の欠陥密度が 1 状態を実現している。一方、サブストレートウェハ厚さ 10 中心領域20 n m以上の欠陥密度は10°個/cm'レ ベルで【G効果を増強する欠陥密度を有している。な お、熱処理評価後のエピタキシャル層内の結晶欠陥発生 は皆無であり、酸素折出物などの微小欠陥のエピタキシ ャル層への突き出しはなかった。

25

【0053】(比較例1~3)比較例1から3では、窒 素を添加することなしに結晶育成を行った。すなわち、 図3に示すような特に結晶急冷装置を設けることのない 通常の結晶育成装置で引き上げ育成し、結晶冷却速度は 凝固温度(Tm)~800℃までは2. 4℃/分から 0.8℃/分の範囲で必ずしも該温度範囲すべてにおい て2.0℃/分以上ではなかった。また800℃~40 0 ℃の結晶温度領域においては1.2℃/分から0.5 °C/分の範囲で必ずしも該温度範囲すべてにおいて1. 0℃/分以上ではなかった。 育成したシリコン単結晶 は、ウェハ加工後、サブストレートウェハとしその表面 **に単結晶層を5μmエビタキシャル成長させ、シリコン** 半導体基板を作製した。本比較例の製造条件および評価 結果は表13(a)(b)および表14(a)(b)に 示す。なお、表13 (a) (b) が抵抗率10Ωcmの 結晶に係るもの、表14(a)(b)が抵抗率0.02 Q c mの結晶に係るものである。比較例 1 は低酸素、比 較例2は中酸素、比較例3は髙酸素の結晶である。エビ タキシャル層とサブストレートウェハの界面から深さ 1 μmまでの領域において、直径換算のサイズが0.1μ m以上の欠陥(空孔欠陥)密度は酸素濃度が低い方が低 下する傾向はあるものの、5.0×10'個/cm'以 下にはならず概ね10'個/cm'レベルの高密度であ る。直径換算で20 nm以上の微小欠陥についても、エ ビタキシャル層とサブストレートウェハの界面から深さ lμmまでの領域において、密度が5.0×10°個/ cm'以下は実現せず1.0×10°個/cm'以上の レベルである。一方、サブストレートウェハの厚さ中心 領域 (バルク領域) では1.0×10′個/cm゚レベ ルで、顕著なIG効果は期待できない。なお、熱処理後 において、ウェハあたり数個レベルの結晶欠陥の形成 (酸素析出物のエピタキシャル層への突き出しおよび積 層欠陥の形成)が見られ、エピタキシャル層とサブスト レートウェハの界面付近の無欠陥層は狭くなっていた。 [0054] (比較例4~6) 比較例4から6では、窒 50 ル成長させ、シリコン半導体基板を作製した。本比較例

26 素の添加量を結晶引上げ育成時、融液中の窒素濃度が 5. 0×10<sup>15</sup> atoms/om 程度とし、結晶中の窒素濃度 が5. 0×10<sup>12</sup> atoms/cm<sup>2</sup> 程度とした。すなわち、窒 素添加量は微量とした。結晶育成は、図3に示すような 特に結晶急冷装置を設けることのない通常の結晶育成装 置で引き上げ育成し、結晶冷却速度は凝固温度(Tm) ~800℃までは2.4℃/分から0.8℃/分の範囲 で必ずしも該温度範囲すべてにおいて2.0℃/分以上 ではなかった。また800℃~400℃の結晶温度領域 においては1.2℃/分から0.5℃/分の範囲で必ず しも該温度範囲すべてにおいて1.0℃/分以上ではな かった。育成したシリコン単結晶は、ウェハ加工後、サ ブストレートウェハとしその表面に単結晶層を5 μπエ ビタキシャル成長させ、シリコン半導体基板を作製し た。本比較例の製造条件および評価結果は表13(a) (b) および表14 (a) (b) に示す。なお、表13 (a) (b) が抵抗率10Qcmの結晶に係るもの、表 14 (a) (b) が抵抗率0.02Ωcmの結晶に係る ものである。。比較例4は低酸素、比較例5は中酸素、 比較例6は高酸素の結晶である。エピタキシャル層とサ ブストレートウェハの界面から深さ l μmまでの領域に おいて、直径換算のサイズが0. 1μm以上の欠陥(空 孔欠陥)密度、直径換算のサイズが20mm以上の微小 欠陥の密度については比較例1~3とほぼ同様で、窒素 添加の顕著な効果は見られず、それぞれの欠陥サイズに 対し概ね10'個/cm'レベル、1.0×10'個/ c m³ のレベルで高密度であった。一方、該サブストレ ートウェハの厚さ中心領域(バルク領域)に関しても欠 陥密度の増加は見られず1.0×10′個/cm'レベ ルで、顕著なIG効果は期待できない。なお、ライフタ イムはすべて問題ないが、熱処理後において、ウェハあ たり数個レベルの結晶欠陥の形成(酸素析出物のエビタ キシャル層への突き出しおよび積層欠陥の形成)が見ら れ、エピタキシャル層とサブストレートウェハの界面付 近の無欠陥層は狭くなっていた。

【0055】(比較例7)比較例7は、窒素の添加量を 結晶引上げ育成時、融液中の窒素濃度が4.5×1013 atoms/cm 程度とし、結晶中の窒素濃度が3.0×10 16 atoms/cm 程度とした。すなわち、窒素を極端に多く 添加した。結晶育成は、図3に示すような特に結晶急冷 装置を設けることのない通常の結晶育成装置で引き上げ 育成し、結晶冷却速度は凝固温度(Tm)~800℃ま では2.4℃/分から0.8℃/分の範囲で必ずしも該 温度範囲すべてにおいて2.0℃/分以上ではなかっ た。また800℃~400℃の結晶温度領域においては 1.2℃/分から0.5℃/分の範囲で必ずしも該温度 範囲すべてにおいて1.0°C/分以上ではなかった。育 成したシリコン単結晶は、ウェハ加工後、サブストレー トウェハとしその表面に単結晶層を5μmエピタキシャ . 27

の製造条件および評価結果は表13(a)(b) および表14(a)(b) に示す。なお、表13(a)(b) が抵抗率 $10\Omega$ cmの結晶に係るもの、表14(a)(b) が抵抗率 $0.02\Omega$ cmの結晶に係るものである。。エピタキシャル層とサブストレートウェハの界面から深さ $1\mu$ mまでの領域において、直径換算のサイズが $0.1\mu$ m以上の欠陥(空孔欠陥)密度、直径換算のサイズが20nm以上の微小欠陥の密度については窒素\*

融液窒素

<u>/cm</u>3

1.0E17

2.0E17

5.0E17

8.0E18

1.0E19

9.0E18

\* の効果から微細になった欠陥がエピタキシャル成長時容易に分解し低減が見られるものの、分解した欠陥の構成要素である原子空孔や不純物酸素がエピタキシャル層に 並散しエピタキシャル層内に新たな欠陥形成が見られる。

【0056】 【表1】

表1 (a)

実施例1

実施例2

実施例3

実施例4

実施例5

実施例 6

シ	シリコン基板比低切:IUU・CM									
製造条件										
結晶酸素	Tm~800℃		熱処理							
/cm³	>2.0℃/ <del>分</del>	>1.0℃/分								
3.0E17	-	-	-							
8.0E17		_								
9.5E17	-	-	-							
3.0E17	-	-	_							

〇: 範囲内。 -: 範囲外

表1(b)

	エピ界面~深	さlum欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1μm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
実施例1	9.0E2	1.5E5	1.0E9	検出されない
実施例 2	9.0E2	6.5E5	5.0E9	検出されない
実施例3	8.5E2	6.0E5	6.0E9	検出されない
実施例 4	6.0E2	1.0E5	1.5E9	検出されない
実施例5	6.0E2	5.0E5	6.0E9	検出されない
実施例 6	9.0E2	5.5E5	8.0E9	検出されない

結晶空素

/cm³

1.0E14

2.0E14

5.0E14

7.0E15

1.0E16

8.0E15

8.0E17

9.5E17

引上速度

mm/分

0.8

8.0

0.8

0.8

8.0

30 【表2】

[0057]

	29			•			30
表2(				シリコ	ン基板比抵抗	: 0. 02Ω	·cm
	T .			製造条件	<b>\$</b>		
	融液窒素	引上速度	結品窒素	结品酸素	7m~800℃	800~400℃	熱処理
	/cm³	mm/#	/cm³	/cm³	>2.0℃/分	>1.0℃/分	
実施例1	5.0E16	0.9	5.0E13	3.0E17			
実施例2	1.0E17	0.9	1.0E14	8.0E17			• -
実施例3	2.0E16	0.9	2.0E13	9.5E17			
実施例4	1.0E19	0.9	1.0E16	3.0E17		-	
実施例 5	1.0E19	0.9	1.0E16	8.0E17	-	-	-
字施例 6	1.0E19	0.9	1.0E16	9.5E17			_

〇:範囲内、 一:範囲外

表2(b)

		パルク欠陥	エピ層欠陥	
	エビ界面~深			
	サイズ>0.1µm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
室旗例 1	8.0E2	1.0E5	3.0E9	検出されない
実施例 2	8.0E2	5.0E5	6.0E9	検出されない
実施例3	7.5E2	5.0E5	6.5E9	検出されない
実施例 4	5.0E2	1.0E5	5.0E9	検出されない
実施例 5	5.0E2	4.0E5	8.0E9	検出されない
実施例 6	8.0E2	5.0E5	9.5E9	検出されない

[0058]

\* \*【表3】

表3(	a		シリコン基板比抵抗: 1 0 Q · c m					
	製造条件							
	融液窒素	引上速度	<b>枝</b> 壁 晶 鼓	結晶酸素		800~400℃	熱処理	
	/cm³	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分		
実施例7	-	1.2	_	2.0E17	0			
実施例8	-	1.0	-	8.0E17	0			
実施例9	_	1.1	-	10.0E17	0			

一:範囲外 〇:範囲内、

表3 (b)

	エビ界面~深	さ 1μm欠陥	バルク欠陥	エピ層欠陥
	サイズ>0.1μm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm²	/cm³	
実施例 7	3.0E3	1.0E4	1.0E8	検出されない
実施例8	5.0E3	2.0E4	5.0E8	検出されない
実施例 9	6.0E3	4.0E4	5.5E8	検出されない

【表4】

[0059]

シリコ	ッ単版	计推拼	٠ ٥	٨	20		c m
ンリコ	/#KM	LL DLIN	: 1)		~ ~	•	cm

	31		·			37	2
衰4(				シリコ	ン基板比抵抗	: 0. 02Q	· cm
				製造条件			
	融液空素 /cm³	引上速度 mm/分	結晶窒素 /cm³	結晶酸素 /cm³		800~400℃ >1.0℃/分	熱処理
実施例7	-	1.0	-	2.0E17	0	-	
実施例8	-	1.0	-	8.0E17	0	-	-
実施例 9		1.1	-	10.0E17	0	-	

〇:範囲内、 一:範囲外

表4 (b)

	エピ界面~深	さ 1μm欠陥	パルク欠陥	エピ層欠陥	
サイズ>0.1 μ m /cm³		サイズ>20nm /cm³	サイズ>20nm /cm³	個/ウェハ	
実施例 7	2.0E3	1.0E4	2.0E8	検出されない	
実施例 8	4.0E3	1.0E4	6.0E8	検出されない	
実施例 9	5.0E3	4.0E4	8.0E8	検出されない	

[0060]

# \* \*【表5】

表5 (a)

シリコン基板比抵抗:10**0**・cm

	製造条件								
	融液窒素	引上速度	結晶窒素	結晶酸素	Tm~800℃	800~400℃	熱処理		
	/cm³	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分			
実施例 10	_	1.0	-	3.0E17	-	0			
実施例 11		0.9		8.0E17	_	0	•		
字旗例 12	-	0.8	-	10.0E17	_	0	-		

〇:範囲内、

一:範囲外

表5 (b)

	エビ界面~深	さ 1μm欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1μm /cm³	ナイズ>0.1 μ m サイズ>20nm /cm³ /cm³		個/ウェハ
実施例 10		5.0E4	6.0E6	検出されない
実施例 11	7.5E3	9.0E4	2.0E7	検出されない
実施例 12	9.0E3	1.0E5	4.5E7	検出されない

[0061]

# ※ ※【表6】

シリコン基板比抵抗: 0. 02Ω·cm

表6(	a)			シリコ	ン基板比抵抗	: 0. 02Q	·cm
				製造条件	ŧ .		
	融液窒素	引上速度	結晶窒素	結晶酸素	Tm~800℃	800~400℃	熟処理
	/cm³	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分	•
実施例 10	-	0.9	-	3.0E17	_	0	-
<b>実施例 11</b>	-	8.0	F	8.0E17		0	-
実施例 12		0.8	_	10.0E17	-	0	

〇: 範囲内、 一: 範囲外

表6 (b)

	エピ界面~深	さ1µm欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1 µm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
<b>实施例 10</b>	6.0E3	4.0E4	7.0E7	検出されない
実施例 11	6.5E3	7.0E4	4.0E7	検出されない
実施例 12	8.0E3	9.0E4	8.0E7	検出されない

[0062]

# \* \*【表7】

33

a)			<u> </u>	リコン多根氏	姓抗:10日	<u>·cm</u>
				<del>‡</del>		
融液窒素	引上速度	結品窒素	結晶酸素	Tm~800℃	800~400℃	熱処理
/cm³	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分	
-	1.2		3.0E17	0	0	_
	1.1	-	8.0E17	0	0	
	1.1	-	10.0E17	0	0	
		融液窒素 引上速度 /cm³ mm/分 - 1.2 - 1.1	融液窒素   引上速度   結晶窒素   /cm³   mm/分   /cm³   - 1.2   - 1.1	製造条件    設定要素   引上速度   お品要素   お品酸素   /cm <sup>3</sup>   /cm <sup>3</sup>   /cm <sup>3</sup>   /cm <sup>3</sup>   - 1.2   - 3.0E17   - 1.1   - 8.0E17	製造条件	製造条件    融液窒素   引上速度   結品窒素   結品酸素   Tm~800℃   800~400℃     /cm³   /cm³   /cm³   >2.0℃/分   >1.0℃/分     -     1.2   -     3.0E17   ○   ○     -     1.1   -     8.0E17   ○   ○

〇:範囲内、 一:範囲外

表7 (b)

f	工ビ界面~深	さ 1μm欠陥	パルク欠陥	エピ層欠陥	
	サイズ>0.1µm	サイズ>20nm	サイズ>20nm	個/ウェハ	
	/cm³	/cm³	/cm³		
実施例 13	1.2E3	8.0E3	2.0E8	検出されない	
実施例 14	3.0E3	1.0E4	6.0E8	検出されない	
実施例 15	4.5E3	2.0E4	5.5E8	検出されない	

枯品窒素

/cm³

[0063]

※ ※【表8】

表8 (a)

實施例 13

実施例 14

実施例 15

融液窒素 /cm³

引上速度

mm/分

1.2

1.2

1.2

シリコン基板比抵抗:0.02Ω・cm									
製造条件									
結晶酸素	Tm~800℃	800~400℃	. 熱処理						
/cm <sup>3</sup>	>2.0℃/分	>1.0℃/分							
3.0E17	0	0	-						
8.0E17	0	0	•						
10.0E17	0	0	-						

〇:範囲内、

一:範囲外

表8 (b)

	エピ界面~森	さ1μm欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1µm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
実施例 13	1.0E3	5.0E3	4.0E8	検出されない
<b>実施例 14</b>	1.5E3	1.0E4	8.0E8	検出されない
実施例 15	3.0E3	1.5E4	9.5E8	検出されない

[0064]

【表9】

表9 (a)

35

シリコン基板比抵抗:10Ω·cm

	製造条件						
	融液窒素	引上速度	結品宣衆	結晶酸素	Tm~800℃	800~400℃	熱処理
	/cm³	mm/分	/cm³	/cm³	>2.0℃/ <del>//</del>	>1.0℃/分	
<b>実施例 16</b>	2.0E16	0.8	1.5E13	4.0E17	0		
実施例 17	2.0E16	0.8	1.5E13	8.0E17	0	<del>-</del>	
実施例 18	5.0E16	0.8	4.0E13	10.0E17	0	-	-
実施例 19	2.0E18	1.0	1.0E15	4.0E17	0	-	
<b>実施例 20</b>	2.0E18	1.0	1.0E15	8.0E17	0	- ,	-
実施例 21	2.0E18	1.0	1.0E15	10.0E17	0	-	-
実施例 22	2.0E16	1.0	1.5E13	3.0E17	-	0	-
実施例 23	2.0E16	8.0	1.5E13	8.0E17	-	0	
実施例 24	5.0E16	0.8	4.0E13	9.0E17		0	
実施例 25	4.5E18	1.1	3.0E15	3.0E17	-	0	-
実施例 26	4.5E18	1.0	3.0E15	8.0E17		0	
実施例 27	4.5E18	0.9	3.0E15	9.0E17	-	0	
実施例 28	5.0E16	1.2	4.0E13	4.0E17	0	0	-
実施例 29	5.0E16	1.1	4.0E13	7.5E17	0	0	-
実施例 30	2.0E16	1.1	1.5E13	9.5E17	0	Ó	-
実施例 31	2.0E18	1.1	1.0E15	4.0E17	0		
実施例 32	2.0E18	1.1	1.0E15	7.5E17	0	0	
実施例 33	2.0E18	1.1	1.0E15	9.5E17	0	0	

〇: 範囲内。 一: 範囲外

表9 (b)

	エビ界面~深	さ1μm欠陥	パルク欠陥	エピ層欠陥
1	サイズ>0.1μm	サイズ>20nm	サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm <sup>3</sup>	
実施例 16	4.0E2	1.2E3	8.0E9	検出されない
実施例 17	4.5E2	2.0E3	1.0E10	検出されない
<b>実施例 18</b>	6.0E2	2.0E3	1.5E10	検出されない
実施例 19	1.2E2	1.2E3	1.0E10	検出されない
実施例 20	1.5E2	1.2E3	2.0E10	検出されない
実施例 21	2.0E2	1.2E3	2.5E10	検出されない
実施例 22	.6.0E2	1.8E3	8.5E8	検出されない
実施例 23	8.5E2	6.0E3	1.0E9	検出されない
実施例 24	9.5E2	6.0E3	2.0E9	検出されない
実施例 25	4.0E2	1.2E3	1.5E9	検出されない
実施例 26	6.0E2	1.5E3	3.0E9	検出されない
実施例 27	7.0E2	1.5E3	5.0E9	検出されない
実施例 28	<1.0E2	6.0E2	1.0E10	検出されない
実施例 29	2.4E2	9.0E2	1.2E10	検出されない
実施例 30	3.0E2	9.0E2	2.1E10	検出されない
突施例 31	<1.0E2	6.0E2	1.5E10	検出されない
实施例 32	<1.0E2	3.0E2	2.3E10	検出されない
实施例 33	1.2E2	3.0E2	2.5E10	検出されない

40 【表10】

[0065]

37 表10(a)

シリコン基板比抵抗: 0. 02Q・cm

				製造条件					
	融被窒素	引上速度	柏品空来	材品企業	Tm~800°C	800~400℃	無処理		
	/cm³	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分			
実施例 16	2.0E16	0.9	1.5E13	4.0E17	0	-			
<b>実施例 17</b>	2.0E16	1.0	1.5E13	8.0E17	0	-			
実施例 18	5.0E16	1.0	4.0E13	10.0E17	0	-	_		
实施例 19	2.0E18	0.9	1.0E15	4.0E17	0	-			
実施例 20	2.0E18	1.0	1.0E15	8.0E17	0	-			
実施例 21	2.0E18	1.0	1.0E15	10.0E17	0				
実施例 22	2.0E16	0.8	1.5E13	3.0E17	-	0	-		
実施例 23	2.0E16	0.8	1.5E13	8.0E17	-	0			
实施例 24	5.0E16	0.8	4.0E13	9.0E17	-	0	-		
実施例 25	4.5E18	0.8	3.0E15	3.0E17	•	0	-		
実施例 26	4.5E18	0.8	3.0E15	8.0E17	-	0	-		
実施例 27	4.5E18	0.9	3.0E15	9.0E17	-	0	-		
実施例 28	5.0E16	1.1	4.0E13	4.0E17	0	0	-		
実施例 29	5.0E16	1.2	4.0E13	7.5E17	0	0	-		
実施例 30	2.0E16	1.2	1.5E13	9.5E17	0	0	-		
実施例 31	2.0E18	1.2	1.0E15	4.0E17	0	0	-		
実施例 32	2.0E18	1.2	1.0E15	7.5E17	0	0			
実施例 33	2.0E18	1.2	1.0E15	9.5E17	0	0	-		

〇:範囲内、 一:範囲外

表10(b)

	エビ界面~探	さ1μm欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1 µ m	サイズ>20nm	サイズ>20nm	個/ウェハ
i	/cm³	/cm³	/cm <sup>3</sup>	
実施例 16	3.0E2	1.0E3	1.0E10	検出されない
実施例 17	3.0E2	1.5E3	1.5E10	検出されない
実施例 18	4.0E2	1.5E3	1.5E10	検出されない
実施例 19	1.0E2	1.0E3	1.0E10	検出されない
実施例 20	1.0E2	1.0E3	1.5E10	検出されない
実施例 21	1.0E2	1.0E3	2.0E10	検出されない
実施例 22	4.0E2	1.0E3	1.0E9	検出されない
実施例 23	6.0E2	4.0E3	1.0E9	検出されない
実施例 24	6.0E2	5.0E3	2.0E9	検出されない
実施例 25	3.0E2	1.0E3	3.0E9	検出されない
実施例 26	4.0E2	1.0E3	1.5E9	検出されない
実施例 27	6.0E2	1.0E3	3.0E9	検出されない
実施例 28	<1.0£2	3.0E2	2.0E10	検出されない
実施例 29	<1.0E2	5.0E2	2.0E10	検出されない
実施例 30	<1.0E2	5.0E2	2.5E10	検出されない
実施例 31	<1.0E2	2.0E2	3.0E10	検出されない
実施例 32	<1.0E2	1.0E2	3.0E10	検出されない
実施例 33	1.0E2	2.0E2	3.5E10	検出されない

【表11】

[0066]

39 表11 (a)

シリコン基板比抵抗:10Ω・cm

		製造条件						
	段弦空景	引上速度	枪机空类	総品放棄	Tm~800°C	800~400℃	熱処理	
	/cm²	mm/分	/cm³	/cm³	>2.0℃/分	>1.0℃/分		
實施例 34	1.0E19	0.8	1.0E16	10.0E17	-	-	(1)	
実施例 35	8.0E18	0.8	5.0E15	10.0E17	-	-	(2)	
実施例 36	8.0E18	0.8	5.0E15	10.0E17	-	-	(3)	
実施例 37	8.0E18	8.0	5.0E15	10.0E17	-	-	(4)	
<b>実施例 38</b>	8.0E18	0.8	5.0E15	10.0E17	-		(5)	
実施例 39	-	0.8	-	10.0E17	0	-	(1)	
実施例 40	•	0.8	•	10.0E17	-	0	(1)	
突施例 41	-	8.0	-	10.0E17	0	0	(1)	
実施例 42	8.0E18	1.0	5.0E15	10.0E17	0	-	(1)	
実施例 43	4.5E18	0.9	3.0E15	9.0E17	-	0	(1)	
実施例 44	8.0E18	1.1	5.0E15	10.0E17	0	0	(1)	

〇:範囲内、 -:範囲外

熱処理条件	(1)	Ar. 1100℃、60分
	(2)	Ar、1100℃、5分
	(3)	О₁、1100℃、60分
	(4)	Ar. 1000℃、60分
	(5)	Ar、1300℃、5分

表11(b)

	エピ界面~深	さ1μm欠陥	パルク欠陥	エピ層欠陥	
	サイズ>0.1 μ m /cm²	サイズ>20nm /cm³	サイズ>20nm /cm³	個/ウェハ	
实施例 34	<1.0E2	9.0E2	1.0E9	検出されない	
実施例 35	<1.0E2	1.0E4	1.0E9	検出されない	
実施例 36	1.2E3	3.0E3	1.0E9	検出されない	
実施例 37	<1.0E2	1.0E4	1.0E9	検出されない	
実施例 38	<1.0E2	<1.0E2	1.0E8	検出されない	
実施例 39	4.5E2	1.2E3	5.0£8	検出されない	
実施例 40	9.5E2	1.2E3	1.0E8	検出されない	
実施例 41	3.0E2	1.2E3	6.0E8	検出されない	
実施例 42	<1.0E2	3.0E2	2.0E9	検出されない	
実施例 43	<1.0E2	6.0E2	1.0E9	検出されない	
実施例 44	<1.0E2	<1.0E2	3.0E9	検出されない	

【表12】

[0067]

41 表12(a)

シリコン基板比抵抗: 0. 02Q・cm

	製造条件						
[ !	融液窒素	引上速度	結品空業	結品酸素	Tm~800℃	800~400℃	熱処理
	/cm³	mm/分	/cm	/cm³	>2.0℃/分	>1.0℃/分	
実施例 34	1.0E19	0.9	1.0E16	10.0E17	-		(1)
実施例 35	8.0E18	0.9	5.0E15	10.0E17	_	-	(2)
実施例 36	8.0E18	0.9	5.0E15	10.0E17	-	-	(3)
実施例 37	8.0E18	0.9	5.0E15	10.0E17	-	-	(4)
実施例 38	8.0E18	0.9	5.0E15	10.0E17	_	-	(5)
実施例 39	-	0.8	-	10.0E17	0	-	(1)
実施例 40		0.8	_	10.0E17	-	0	(1)
実施例 41	-	0.8	-	10.0E17	0	0	(1)
実施例 42	8.0E18	1.0	5.0E15	10.0E17	0	-	(1)
実施例 43	4.5E18	0.9	3.0E15	9.0E17	-	0	(1)
実施例 44	8.0E18	1.1	5.0E15	10.0E17	0	0	(1)

〇:範囲内、

一:範囲外

<b>熟処理条件</b>	(1)	Ar、1100℃、60分
	(2)	Ar、1100℃、5分
	(3)	02、1100℃、60分
	(4)	Ar、1000℃、60分
	(5)	Ar、1300℃、5分

表12(b)

	エピ界面~深	さ1μm欠陥	パルク欠陥	エヒ層欠陥
	サイズ>0.1µm サイズ>20nm		サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
実施例 34	<1.0E2	5.0E2	1.0E9	検出されない
実施例 35	<1.0E2	5.0E3	1.0E9	検出されない
実施例 36	<1.0E2	1.0E3	1.0E9	検出されない
実施例 37	<1.0E2	5.0E3	1.0E9	検出されない
実施例 38	<1.0E2	<1.0E2	1.0E8	検出されない
実施例 39	4.5E2	5.0E2	5.0E8	検出されない
実施例 40	9.5E2	5.0E2	1.0E8	検出されない
寅施例 41	3.0E2	6.0E2	6.0E8	検出されない
<b>実施例 42</b>	<1.0E2	<1.0E2	2.0E9	検出されない
実施例 43	<1.0E2	2.0E2	1.0E9	検出されない
実施例 44	<1.0E2	<1.0E2	3.0E9	検出されない

【表13】

[0068]

賽13 (a)

シリコン基板比抵抗:10Ω·cm

	製造条件						
	融液窒素 /cm³	引上速度 mm/分	結晶窒素 /cm³	結晶酸素 /cm³	Tm~800℃ >2.0℃/分	800~400℃ >1.0℃/分	熱処理
比較例1	-	0.8		2.0E17	-		_
比較例2	-	0.8	-	8.0E17	-	-	
比較例3	-	0.8	-	10.0E17	-	-	
比較例 4	8.0E15	0.8	5.0E12	2.0E17	-	-	
比較例 5	8.0E15	0.8	5.0E12	8.0E17	-	-	_
比較例6	8.0E15	0.8	5.0E12	10.0E17	-	-	_
比較例7	4.5E19	0.8	3.0E16	10.0E17	-	- ]	-

〇:範囲内、 一:範囲外

表13(b)

24 1 3	(0)			
	エピ界面~深	さ1μm欠陥	パルク欠陥	エピ層欠陥
			サイズ>20nm	個/ウェハ
	/cm²	/cm³	/cm²	
比較例1	9.0E4	1.0E6	5.0E6	3
比較例 2	1.0E5	3.0E6	2.0E7	6
比較例3	5.0E5	5.0E6	3.0E7	8
比較例 4	6.0E4	8.0E5	1.0E7	2
比較例 5	1.0E5	2.0E6	3.0E7	4
比較例 6	3.0E5	5.0E6	5.0E7	3
比較例7	1.0E3	2.0E5	5.0E9	75

[0069]

\* \*【表14】

シリコン基板比抵抗: 0. 02Ω・cm 表14(a)

	製造条件						
	融液窒素 /cm³	引上速度 mm/分	結晶窒素 /cm³	結晶酸素 /cm³	Tm~800℃ >2.0℃/分	800~400℃ >1.0℃/分	熱処理
比較例1	_	0.8	-	2.0E17	-	_	
比較例2	_	0.9	-	8.0E17	-	-	-
比較例3	_	0.9	-	10.0E17	-	-	
比較例4	8.0E15	0.8	6.0E12	2.0E17	-		
比較例 5	8.0E15	0.9	5.0E12	8.0E17			
比較例6	8.0E15	0.9	5.0E12	10.0E17	-	-	
比較例?	4.5E19	0.9	3.0E18	10.0E17	-	-	-

〇:範囲内、 一:範囲外

表14(b)

	エビ界面~深	さlμm欠陥	パルク欠陥	エピ層欠陥
	サイズ>0.1 u m		サイズ>20nm	個/ウェハ
	/cm³	/cm³	/cm³	
比較例 1	1.0E5	3.5E6	5.0E6	3
比較例 2	2.0E5	2.0E6	2.0E7	6
比較例 3	4.0E5	6.0E6	3.0E7	8
比較例 4	9.0E4	1.0E6	1.0E7	2
比較例 5	1.5E5	2.0E6	3.0E7	4
比較例 6	2.5E5	5.0E6	5.0E7	3
比較例 7	1.5E3	1.0E5	1.0E10	55

#### [0070]

【発明の効果】本発明のシリコン半導体基板は、エピタ キシャル層内およびエピタキシャル層とサブストレート ウェハの界面付近において欠陥発生が極めて少ない基板 で、デバイス製造熱処理工程を経てもエピタキシャル層 への結晶欠陥の発生を生じない基板であり、また、ウェ ハ内部析出物が十分あるためデバイスプロセス熱処理に 50 一例である。

おけるゲッタリング能力に優れたエピタキシャルウェハ である。本発明の製造方法は、前記シリコン半導体基板 を従来よりも単純・容易に低コストで製造することが可 能である。

### 【図面の簡単な説明】

【図1】図1は本発明のシリコン半導体基板の概念図の

【図2】図2は本発明のシリコン半導体基板の概念図の 一例である。

45

【図3】図3は特に、結晶冷却装置等を設置しない通常 のCZ単結晶引上げ装置の概略図である。磁場印加装置 は特に記載していないが、引上げ炉体周辺に磁場印加装 置を設置し、磁場印加下でも引上げ可能である。

【図4】図4は凝固温度から800℃の結晶温度領域の すべての領域を2.0°C/分以上で急冷ができるよう結 品冷却装置20を有するCZシリコン単結晶製造装置の 概略図である。磁場印加装置は特に記載していないが、 引上げ炉体周辺に磁場印加装置を設置し、磁場印加下で も引上げ可能である。

【図5】図5は800℃から400℃の結晶温度領域の すべての領域を1.0℃/分以上で急冷ができるよう結 晶冷却装置30を有するCZシリコン単結晶製造装置の 概略図である。磁場印加装置は特に記載していないが、 引上げ炉体周辺に磁場印加装置を設置し、磁場印加下で も引上げ可能である。


【図6】図6は図4の装置に800℃から400℃の結 晶温度領域のすべての領域を1.0℃/分以上で急冷が 20 11…種結晶 できるよう結晶冷却装置30を有するCZシリコン単結 晶製造装置の概略図である。磁場印加装置は特に記載し ていないが、引上げ炉体周辺に磁場印加装置を設置し、 磁場印加下でも引上げ可能である。

【図7】図7はエピタキシャルシリコンウェハ表面に 銅、ニッケル、鉄などの金属不純物を故意に101°atom s/cm² 程度汚染させた後、さらに該ウェハにCMOS熱\* \* 処理を施した後のP/Nリーク電流の増加量に対するバ ルク欠陥密度の関係を示すグラフである。


#### 【符号の説明】


- 1…サブストレートシリコンウェハ
- 1 a…窒素添加サブストレートシリコンウェハ
- 1 b…無欠陥領域
- 1 c …欠陥密度漸次変化領域
- 1 d…IG層
- 2…エピタキシャル層/サブストレートウェハ界面
- 3…エピタキシャル層
  - 4…CZ法シリコン単結晶引き上げ炉
  - 5…ワイヤ巻き上げ機
  - 6…断熱材
  - 7…加熱ヒータ
  - 8…回転治具
  - 9…ルツボ
  - 9 a …石英ルツボ
  - 9 b …黒鉛ルツボ
  - 10…ワイヤ
  - - 12…チャック
    - 13…ガス導入口
    - 14…ガス排出口
    - 20…高温領域結晶急冷装置
    - 30…低温領域結晶急冷装置
    - S…引上げシリコン結晶
    - M…シリコン融液


[図1]




【図2】









# フロントページの続き

(72)発明者 中居 克彦

神奈川県川崎市中原区井田3-35-1 新

日本製鐵株式会社技術開発本部内

(72)発明者 岩崎 俊夫

山口県光市島田3434番地 ニッテツ電子株

式会社内

(72)発明者 大橋 渡

神奈川県川崎市中原区井田3-35-1 新

日本製鐵株式会社技術開発本部内

(72)発明者 碇 敦

神奈川県川崎市中原区井田3-35-1 新

日本製鐵株式会社技術開発本部内